本技术提供了一种行情分发装置，通过在一块板卡上集成数据交换模块与行情加速处理模块，解决了现有技术中需要将数据交换模块接收的原始行情数据通过服务器中装载的软、硬件行情解码程序进行数据解析，再通过交换机分发至各终端策略机等多个中间环节需要花...

本发明提供了一种对光纤陀螺仪进行相敏检波的装置及方法，通过使用模数转换器和FPGA数字信号处理器取代传统的相敏解调器模拟电路，使用数字处理检波取代了模拟乘法检波，从而减少了因模拟电路带来的噪声以及缓慢漂问题，取得了高信噪比，可以精确地计...

本发明提供了一种增量时序分析方法，基于电路的时序图、电路网表和延时变化连接路径的集合进行分析，该方法包括：对所述时序图进行切片，确定所述时序图子图点集；计算所述子图点集内各节点的最大到达时间和最小要求时间；根据所述最大到达时间和最小要求...

本发明提供了一种宏单元和可编程逻辑块分阶段优化的FPGA全局布局方法。包括宏单元布局块和可编程逻辑块布局块，全局布局方法主要包括获取所有布局块的初始坐标位置，找到可编程逻辑块的所有拥挤区域，对拥挤区域进行扩展，使每个区域满足资源需求，对...

一种用于提高CAN总线接收帧效率的装置，所述装置包括：带有优先级的过滤组件，用于根据标识符的优先级比较结果来对接收帧进行过滤，以提高接收帧的性能，减少存储接收帧的缓冲寄存器面积，包括接收帧计数模块、标识符优先级缓冲寄存器、标识符比较器和...

本发明公开自主重发写命令和写数据的AXI传输装置及工作方法，装置位于AXI总线和主控设备之间，当AXI总线返回的写响应为错误时，触发重发使能模块，重发使能模块利用接收到的bid与写命令缓存模块中的awid进行比对，如果一致，将该命令重新...

本发明公开支持AXI深度乱序传输的从机装置及工作方法，从机装置将若干指令与数据存储到指令/数据寄存模块，该模块根据读写请求，对指令与数据分类存储；乱序控制模块接收到可被执行的指令后，根据三个不同优先级的判断依据，对指令的响应顺序进行排序...

本发明提供了一种用于提高AXI总线读效率的装置及方法，通过对主控设备发出的读命令的地址以及下一条读命令的地址来判断跳转方向，在读命令的地址命中预取装置的地址缓存列表时，直接读取，没有命中时，将没命中的地址也进行保存，然后将下一条读命令的...

本发明提供了一种具有纠错功能的

本发明提供的一种基于

本发明公开一种星载相控阵天线波束控制及测试一体化方法和装置，通过接收上位机或信号处理机的控制命令，应答回复上位机或信号处理机的控制命令，对模式进行解析，产生响应的控制字，计算波控码，测试模式下通过上位机选通补偿特定通道或者特定子阵，正常...

自动调节时序器件输入信号保持时间裕量的方法及系统，通过获取硬件结构时钟约束

本发明提供的一种应用于

本发明提供了一种基于时钟域划分的

本发明提供了一种

本发明提供了一种基于建立时间的修复布线方法及装置，包括：获取电路的待修复布线；根据所述待修复布线预定义建立时间规则；通过所述建立时间规则对所述待修复布线进行分析，得到第一布线集合；将所述第一布线集合进行增量布线，得到第二布线集合；比较所...

本发明提供了一种用于数字水印的

本实用新型提供了一种SIP堆叠结构，通过在基板底部开设可容纳一定数量面积较小芯片的底槽，将一部分面积较小的芯片封装在底槽内，可以满足工艺要求，将面积最大的芯片盖在底槽顶部后，在面积最大的芯片上方使用传统的堆叠工艺堆叠其他面积较大的芯片，...

本实用新型提供的一种提高时刻判别精度的电路结构，通过将当前时刻鉴别电路中的前沿时刻鉴别电路即阈值比较电路，与高通阻容时刻鉴别电路即过零时刻鉴别电路合并，充分利用了两个电路的优点，利用了前沿时刻鉴别电路可以得到满足阈值要求的有效的回波信号...

本发明提供一种多处理器间的数据快速交换方法，所述多处理器与同一个DDR内存通信连接，将当前进行数据交换的两个处理器分别记为第一处理器和第二处理器；所述第一处理器和所述第二处理器通信连接；所述数据快速交换方法包括：所述第一处理器与所述第二...