半导体器件及其制造方法技术

提供了一种半导体器件及其制造方法，该半导体器件包括：第一半导体层，具有第一区域和第二区域；多个第一沟道层，在第一半导体层的第一区域上沿垂直方向彼此隔开；第一栅电极，围绕所述多个第一沟道层；多个第二沟道层，在第一半导体层的第二区域上沿垂直方向彼此隔开；以及第二栅电极，围绕所述多个第二沟道层，其中，所述多个第一沟道层中的每个具有第一晶向，并且所述多个第二沟道层中的每个具有不同于第一晶向的第二晶向，其中，所述多个第一沟道层中的每个的厚度不同于所述多个第二沟道层中的每个的厚度。

【技术实现步骤摘要】
半导体器件及其制造方法于2019年1月3日在韩国知识产权局提交的题为“具有多个沟道层的半导体器件及其制造方法(SemiconductorDeviceHavingaPluralityofChannelLayersandMethodofManufacturingtheSame)”的第10-2019-0000559号韩国专利申请通过引用全部包含于此。
与示例实施例相符的器件和方法涉及一种具有多个沟道层的半导体器件和一种制造该半导体器件的方法。
技术介绍
随着对半导体器件的高集成和小型化的要求，半导体器件的晶体管的尺寸也正在被小型化。为了防止由于晶体管的尺寸小型化引起短沟道效应，已经提出了具有多沟道的晶体管。此外，存在这样一个问题，即，通过优化沟道中载流子的迁移率来改善半导体器件的性能的方法。
技术实现思路
根据示例实施例，提供了一种半导体器件，该半导体器件包括：第一半导体层，包括第一区域和第二区域；多个第一沟道层，被设置为在第一半导体层的第一区域上沿垂直方向彼此隔开；第一栅电极，被构造为围绕所述多个第一沟道层；多个第二沟道本文档来自技高网...

【技术保护点】
1.一种半导体器件，所述半导体器件包括：/n第一半导体层，包括第一区域和第二区域；/n多个第一沟道层，在第一区域中并且在第一半导体层上沿垂直方向彼此隔开；/n第一栅电极，围绕所述多个第一沟道层；/n多个第二沟道层，在第二区域中并且在第一半导体层上沿垂直方向彼此隔开；以及/n第二栅电极，围绕所述多个第二沟道层，/n其中，所述多个第一沟道层中的每个具有第一晶向，所述多个第二沟道层中的每个具有不同于第一晶向的第二晶向，其中，所述多个第一沟道层中的至少一个的厚度大于所述多个第二沟道层中的至少一个的厚度。/n

【技术特征摘要】
20190103 KR 10-2019-00005591.一种半导体器件，所述半导体器件包括：
第一半导体层，包括第一区域和第二区域；
多个第一沟道层，在第一区域中并且在第一半导体层上沿垂直方向彼此隔开；
第一栅电极，围绕所述多个第一沟道层；
多个第二沟道层，在第二区域中并且在第一半导体层上沿垂直方向彼此隔开；以及
第二栅电极，围绕所述多个第二沟道层，
其中，所述多个第一沟道层中的每个具有第一晶向，所述多个第二沟道层中的每个具有不同于第一晶向的第二晶向，其中，所述多个第一沟道层中的至少一个的厚度大于所述多个第二沟道层中的至少一个的厚度。


2.根据权利要求1所述的半导体器件，其中，第一晶向是(100)取向，并且第二晶向是(110)取向。


3.根据权利要求1所述的半导体器件，其中，所述多个第二沟道层中的每个具有相同的厚度。


4.根据权利要求1所述的半导体器件，其中，所述多个第二沟道层中的每个的厚度小于所述多个第一沟道层中的每个的厚度。


5.根据权利要求1所述的半导体器件，其中，所述多个第二沟道层具有不同的厚度。


6.根据权利要求5所述的半导体器件，其中，所述多个第二沟道层包括在第二栅电极下方的依次的第一子沟道层、第二子沟道层和第三子沟道层，并且第三子沟道层的厚度大于第一子沟道层和第二子沟道层的厚度，并且第一子沟道层比第三子沟道层靠近第一半导体层。


7.根据权利要求1所述的半导体器件，其中，所述多个第一沟道层的数量不同于所述多个第二沟道层的数量。


8.根据权利要求7所述的半导体器件，其中，所述多个第二沟道层中的每个具有相同厚度，并且所述多个第二沟道层中的每个的厚度小于所述多个第一沟道层中的每个的厚度。


9.根据权利要求1所述的半导体器件，所述半导体器件还包括：
掩埋绝缘层，在第一区域中并且位于第一半导体层与第一栅电极之间；
第二半导体层，在掩埋绝缘层上沿一个方向延伸。


10.根据权利要求9所述的半导体器件，其中，第二半导体层具有第一晶向。


11.根据权利要求10所述的半导体器件，所述半导体器件还包括：
...

【专利技术属性】
技术研发人员：申宇哲，姜明吉，益冈完明，李相勋，黄成万，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR