具有鳍型有源区的半导体装置及其制造方法制造方法及图纸

技术编号:24803089 阅读:40 留言:0更新日期:2020-07-07 21:40
一种半导体装置包括衬底的第一区中的第一鳍型图案。第一鳍型图案包括具有由第一沟槽限定的对应的侧壁的多个间隔开的鳍。提供了与第一鳍型图案交叉的第一栅极结构。第二鳍型图案设置在衬底的第二区中。第二鳍型图案包括具有由第二沟槽限定的侧壁的鳍。提供了与第二鳍型图案交叉的第二栅极结构。场绝缘膜填充第一沟槽的至少一部分以及第二沟槽的至少一部分。场绝缘膜具有第一上表面和第二上表面,第一上表面与第一鳍型图案的至少一个侧壁接触并且与第一沟槽的底部间隔开第一高度,第二上表面与第二鳍型图案的侧壁接触并且与第二沟槽的底部间隔开与第一高度不同的第二高度。

【技术实现步骤摘要】
具有鳍型有源区的半导体装置及其制造方法优先权申请的引用本申请要求于2018年12月28日提交的韩国专利申请No.10-2018-0171528的优先权,该申请的公开以引用方式并入本文中。
本专利技术涉及半导体装置及其形成方法。
技术介绍
作为用于提高半导体装置的密度的多种缩放技术之一,提出了一种可使用鳍型硅体和绝缘栅极实现的多栅极晶体管,所述绝缘栅极形成于鳍型硅体表面上,并且可被控制为由此来调制鳍型硅体内半导体有源区/沟道区的导电性。由于多栅极晶体管可以利用三维沟道,因此可以相对容易地执行缩放。此外,即使不增大多栅极晶体管的栅极长度,也可提高电流控制能力。最后,可能能够有效地抑制其中通道区的电位受到施加的漏极电压的不利影响的SCE(短沟道效应)。
技术实现思路
本专利技术构思的各方面提供了一种其中减小了接触件的接触电阻的半导体装置及其制造方法。本专利技术构思的各方面还提供了一种具有改善的沟道迁移率的半导体装置及其制造方法。根据本专利技术构思的一些方面,一种半导体装置包括第一鳍型图案,其包括多个鳍,它们各自在衬底的第一区中在第一方向上延伸并且具有由第一沟槽限定的侧壁。提供了第一栅极结构,其与第一鳍型图案交叉并且在第二方向上延伸。提供了第二鳍型图案,其在衬底的第二区中包括在第三方向上延伸并且具有由第二沟槽限定的侧壁的单个鳍。提供了第二栅极结构,其与第二鳍型图案交叉并且在第四方向上延伸。提供了场绝缘膜,其在衬底上填充第一沟槽的至少一部分以及第二沟槽的至少一部分。场绝缘膜包括第一上表面和第二上表面,所述第一上表面与第一鳍型图案的侧壁接触,所述第二上表面与第二鳍型图案的侧壁接触。从第一沟槽的底部至场绝缘膜的第一上表面的第一高度可与从第二沟槽的底部至场绝缘膜的第二上表面的第二高度不同。根据本专利技术构思的一些方面,一种半导体装置包括:第一鳍型图案,其在衬底的第一区中在第一方向上延伸;第二鳍型图案,其在衬底的第二区中在第三方向上延伸;场绝缘膜,其包围第一鳍型图案和第二鳍型图案的至少一部分;第一栅极结构,其在场绝缘膜上与第一鳍型图案交叉,并且在第二方向上延伸;以及第二栅极结构,其在场绝缘膜上与第二鳍型图案交叉,并且在第四方向上延伸。还提供了第一外延图案,其在第一鳍型图案上在第一方向上间隔开。还提供了第二外延图案,其在第二鳍型图案上在第三方向上间隔开。场绝缘膜包括第一栅极结构下方的第一部分、设置在第一部分的至少一侧上的第二部分、第二栅极结构下方的第三部分和设置在第三部分的至少一侧上的第四部分。第一部分具有从衬底的上表面至第一栅极结构的底部的第一厚度。第二部分具有从衬底的上表面至场绝缘膜的上表面的第二厚度。第三部分具有从衬底的上表面至第二栅极结构的底部的第三厚度。第四部分具有从衬底的上表面至场绝缘膜的上表面的第四厚度。第一厚度与第二厚度之间的差可小于第三厚度与第四厚度之间的差。第一外延图案的第一体积可小于第二外延图案的第二体积。根据本专利技术构思的一些方面,提供了一种半导体装置,其包括在第一方向上延伸的第一鳍型图案、在第三方向上延伸的第二鳍型图案、与第一鳍型图案交叉并且在第二方向上延伸的第一栅极结构、与第二鳍型图案交叉并且在第四方向上延伸的第二栅极结构、包围第一鳍型图案和第二鳍型图案的至少一部分的场绝缘膜、第一鳍型图案上的第一外延图案以及第二鳍型图案上的第二外延图案。第一鳍型图案的下表面在第二方向上的第一宽度可小于第二鳍型图案的下表面在第四方向上的第二宽度,并且第一外延图案的第一体积可小于第二外延图案的第二体积。根据本专利技术构思的一些额外方面,提供了一种用于制造半导体装置的方法,其包括:在衬底的第一区中形成在第一方向上延伸的第一鳍型图案;在衬底的第二区中形成在第三方向上延伸的第二鳍型图案;形成包围第一鳍型图案和第二鳍型图案的至少一部分的场绝缘膜;形成与第一鳍型图案交叉并且在第二方向上延伸的第一虚设栅极;形成与第二鳍型图案交叉并且在第四方向上延伸的第二虚设栅极;利用第一虚设栅极在第一鳍型图案上形成在第一方向上间隔开的第一外延区;利用第二虚设栅极在第二鳍型图案上形成在第三方向上间隔开的第二外延区;形成覆盖第一区的场绝缘膜、第一鳍型图案和第一外延区的硬掩模;以及蚀刻第二区以使第二区的场绝缘膜凹陷。根据本专利技术构思的一些额外方面,一种制造半导体装置的方法包括:在衬底的第一区中形成在第一方向上延伸的多个第一半导体图案;在衬底的第二区中形成在第三方向上延伸的多个第二半导体图案;在第一区中在所述多个第一半导体图案的侧壁上形成在第二方向上间隔开的多个第一掩模图案;在第二区中在所述多个第二半导体图案的侧壁上形成在第四方向上间隔开的多个第二掩模图案;利用所述多个第一掩模图案在第一区中形成在第一方向上延伸的第一鳍型图案;利用所述多个第二掩模图案在第二区中形成在第三方向上延伸的第二鳍型图案;蚀刻第一鳍型图案的至少一部分以在第一鳍型图案上形成第一外延区;蚀刻第二鳍型图案的至少一部分,以在第二鳍型图案上形成第二外延区;以及填充第一外延区和第二外延区,以形成第一外延图案和第二外延图案。所述多个第一掩模图案在第二方向上的第一宽度可与所述多个第二掩模图案在第四方向上的第二宽度不同。第一外延图案和第二外延图案的体积也可彼此不同。然而,本专利技术构思的各方面不限于本文阐述的这些。通过参照下面给出的本专利技术构思的详细描述,本专利技术构思的以上和其它方面将对于本专利技术构思所属领域的普通技术人员之一而言将变得更加显而易见。附图说明通过参照附图详细描述本专利技术构思的示例性实施例,本专利技术构思的以上和其它方面和特征将变得清楚。图1是用于解释根据一些实施例的半导体装置的示例性布局图;图2A和图2B是沿着图1的线A-A’和线B-B’截取的剖视图;图3是沿着图1的线C-C’和线D-D’截取的剖视图;图4是沿着图1的线E-E’和线F-F’截取的剖视图;图5是图4的区R的放大图;图6是图4的区S的放大图;图7是沿着图1的线G-G’和线H-H’截取的剖视图;图8至图16是用于解释根据一些实施例的半导体装置的示图;图17是用于描述根据一些实施例的半导体装置的示例性布局图;图18至图20是沿着图17的线J-J’和线K-K’截取的剖视图;图21是示出根据一些实施例的半导体装置的示例性布局图;图22至图30是用于解释根据一些实施例的半导体装置的示例性剖视图;图31是用于解释根据一些实施例的半导体装置的示例性布局图;图32至图34是沿着图31的线P-P’和线Q-Q’截取的剖视图;图35至图37是用于解释根据一些实施例的用于区分第一鳍型图案的下表面的第一宽度和第二鳍型图案的下表面的第二宽度的方法的示例性图;图38至图42是用于解释根据一些实施例的用于制造半导体装置的方法的示例性图。具体实施方式图1是用于解释根据一些实施例的半导体装置的示例性布局图。图2A和图2B是沿着图1的线A-A’和线B-B’截取的剖视图。图3是沿着本文档来自技高网...

【技术保护点】
1.一种半导体装置,包括:/n第一鳍型图案,其位于衬底的第一区中,所述第一鳍型图案包括在第一方向上延伸并且具有由所述衬底中的第一沟槽限定的各个侧壁的多个间隔开的鳍;/n第一栅极结构,其与所述第一鳍型图案交叉,并且在第二方向上延伸;/n第二鳍型图案,其位于所述衬底的第二区中,所述第二鳍型图案包括在第三方向上延伸并且具有由所述衬底中的第二沟槽限定的侧壁的鳍;/n第二栅极结构,其与所述第二鳍型图案交叉,并且在第四方向上延伸;以及/n场绝缘膜,其填充所述第一沟槽的至少一部分和所述第二沟槽的至少一部分,所述场绝缘膜具有第一上表面和第二上表面,所述第一上表面与所述第一鳍型图案的至少一个侧壁接触并且与所述第一沟槽的底部间隔开第一高度,所述第二上表面与所述第二鳍型图案的侧壁接触并且与所述第二沟槽的底部间隔开与所述第一高度不同的第二高度。/n

【技术特征摘要】
20181228 KR 10-2018-01715281.一种半导体装置,包括:
第一鳍型图案,其位于衬底的第一区中,所述第一鳍型图案包括在第一方向上延伸并且具有由所述衬底中的第一沟槽限定的各个侧壁的多个间隔开的鳍;
第一栅极结构,其与所述第一鳍型图案交叉,并且在第二方向上延伸;
第二鳍型图案,其位于所述衬底的第二区中,所述第二鳍型图案包括在第三方向上延伸并且具有由所述衬底中的第二沟槽限定的侧壁的鳍;
第二栅极结构,其与所述第二鳍型图案交叉,并且在第四方向上延伸;以及
场绝缘膜,其填充所述第一沟槽的至少一部分和所述第二沟槽的至少一部分,所述场绝缘膜具有第一上表面和第二上表面,所述第一上表面与所述第一鳍型图案的至少一个侧壁接触并且与所述第一沟槽的底部间隔开第一高度,所述第二上表面与所述第二鳍型图案的侧壁接触并且与所述第二沟槽的底部间隔开与所述第一高度不同的第二高度。


2.根据权利要求1所述的装置,还包括:
第一外延图案,其在所述多个间隔开的鳍的对应的鳍上延伸,并且至少部分地合并在一起成为单一外延图案;以及
第二外延图案,其位于所述第二鳍型图案上。


3.根据权利要求2所述的装置,其中,第一体积与所述第二外延图案的第二体积不同,所述第一体积等于所述单一外延图案的总体积除以所述第一外延图案的数量。


4.根据权利要求3所述的装置,其中,所述第一高度大于所述第二高度,并且所述第一体积小于所述第二体积。


5.一种半导体装置,包括:
第一鳍型图案,其在衬底的第一区中包括各自在第一方向上延伸并且具有由第一沟槽限定的侧壁的多个鳍;
第一栅极结构,其与第一鳍型图案交叉并在第二方向上延伸;
第二鳍型图案,其在所述衬底的第二区中包括在第三方向上延伸并且具有由第二沟槽限定的侧壁的单个鳍;
第二栅极结构,其与所述第二鳍型图案交叉并在第四方向上延伸;以及
场绝缘膜,其在所述衬底上填充第一沟槽的至少一部分和第二沟槽的至少一部分,
其中,所述场绝缘膜包括第一上表面和第二上表面,所述第一上表面与所述第一鳍型图案的侧壁接触,所述第二上表面与所述第二鳍型图案的侧壁接触,并且
从所述第一沟槽的底部至所述场绝缘膜的第一上表面的第一高度与从所述第二沟槽的底部至所述场绝缘膜的第二上表面的第二高度不同。


6.根据权利要求5所述的半导体装置,还包括:
第一外延图案,其在所述第一鳍型图案上在所述第一方向上彼此间隔开,所述第一外延图案具有其中合并了多个外延图案的形状;以及
第二外延图案,其在所述第二鳍型图案上在所述第三方向上彼此间隔开,
其中,通过将所述第一外延图案的总体积除以所述多个外延图案的数量而获得的第一体积与作为所述第二外延图案的总体积的第二体积不同。


7.根据权利要求6所述的半导体装置,其中,所述第一高度大于所述第二高度,并且所述第一体积小于所述第二体积。


8.根据权利要求7所述的半导体装置,其中,所述第一外延图案上的第一鳍型图案的第三高度大于所述第二外延图案上的第二鳍型图案的第四高度。


9.根据权利要求5所述的半导体装置,还包括:
第一外延图案,其在所述第一鳍型图案上在所述第一方向上彼此间隔开,所述第一外延图案具有其中合并了多个外延图案的形状;以及
第二外延图案,其在所述第二鳍型图案上在所述第三方向上彼此间隔开,
其中,所述第一外延图案的所述多个外延图案中的设置在最外侧的外延图案具有在所述第二方...

【专利技术属性】
技术研发人员:郑钟基郑载勋安灿根李润锡洪秀宪
申请(专利权)人:三星电子株式会社
类型:发明
国别省市:韩国;KR

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1