【技术实现步骤摘要】
具有堆叠晶体管的三维集成电路
本公开的实施例一般涉及集成电路领域，以及更特别是涉及集成电路。
技术介绍
晶体管是集成电路(IC)和现代电子装置的基本构建块，并且是在现代电子系统中普遍存在的。IC技术的主要推动力是具有改进性能和功能性以及降低成本的更多晶体管的不断增加的电路集成度。互补金属氧化物半导体(CMOS)是一种用于构成基于n型和p型晶体管的对称对的具有高噪声免疫性和低静态功率消耗的集成电路的技术。CMOS技术用于微处理器、微控制器、存储器装置和其他数字逻辑电路中。已经为例如晶圆级集成、片上系统(SOC)、三维(3D)集成等的更高电路集成度开发了许多技术。但是，每个技术具有其自己的待解决问题。附图说明通过以下结合附图的详细描述，将易于了解实施例。为了有助于这个描述，相似附图标记表示相似结构元件。通过附图中的图、作为示例而不是作为限制来示出实施例。图1(a)-1(c)示意示出按照一些实施例、具有在第二晶体管上方所堆叠并且与其自对齐的第一晶体管的半导体装置的简图。图2示意示出按照一些实...
【技术保护点】
1.一种半导体装置，包括：/n在第二晶体管上方所堆叠的第一晶体管，其中所述第一晶体管和所述第二晶体管自对齐，使得所述第一晶体管的阴影与所述第二晶体管基本上重叠；/n所述第一晶体管包括：/n第一栅电极；/n第一沟道层，所述第一沟道层包括第一沟道材料，所述第一沟道层通过第一栅介电层与所述第一栅电极分隔；以及/n第一源电极，所述第一源电极耦合到所述第一沟道层；以及/n所述第二晶体管包括：/n第二栅电极；/n第二沟道层，所述第二沟道层包括第二沟道材料，所述第二沟道层通过第二栅介电层与所述第二栅电极分隔；以及/n第二源电极，所述第二源电极耦合到所述第二沟道层，所述第二源电极与所述第一...
【技术特征摘要】
20181228 US 16/2361561.一种半导体装置，包括：
在第二晶体管上方所堆叠的第一晶体管，其中所述第一晶体管和所述第二晶体管自对齐，使得所述第一晶体管的阴影与所述第二晶体管基本上重叠；
所述第一晶体管包括：
第一栅电极；
第一沟道层，所述第一沟道层包括第一沟道材料，所述第一沟道层通过第一栅介电层与所述第一栅电极分隔；以及
第一源电极，所述第一源电极耦合到所述第一沟道层；以及
所述第二晶体管包括：
第二栅电极；
第二沟道层，所述第二沟道层包括第二沟道材料，所述第二沟道层通过第二栅介电层与所述第二栅电极分隔；以及
第二源电极，所述第二源电极耦合到所述第二沟道层，所述第二源电极与所述第一源电极自对齐，并且通过隔离层与所述第一源电极分隔。
2.如权利要求1所述的半导体装置，其中所述第一晶体管是NMOS晶体管，而所述第二晶体管是PMOS晶体管。
3.如权利要求1或2所述的半导体装置，其中所述第一晶体管的所述第一栅电极和所述第二晶体管的所述第二栅电极自对齐。
4.如权利要求1或2所述的半导体装置，其中所述第一栅电极直接耦合到所述第二栅电极，而无需任何附加导电接触部。
5.如权利要求1或2所述的半导体装置，其中所述第一栅电极包括第一导电材料，而所述第二栅电极包括与所述第一导电材料不同的第二导电材料。
6.如权利要求1或2所述的半导体装置，其中所述第一栅电极和所述第二栅电极被一个金属电极包围。
7.如权利要求1或2所述的半导体装置，其中所述第一栅电极、所述第一源电极、所述第二栅电极或所述第二源电极包括从由钛(Ti)、钼(Mo)、金(Au)、铂(Pt)、铝(Al)、镍(Ni)、铜(Cu)、铬(Cr)、铪(Hf)、铟(In)以及Ti、Mo、Au、Pt、Al、Ni、Cu、Cr、TiAlN、HfAlN、TiN、Co、Ru、W、硅化物或InAlO的合金所组成的组中选取的材料。
8.如权利要求1或2所述的半导体装置，其中所述第一沟道材料与所述第二沟道材料是不同的。
9.如权利要求1或2所述的半导体装置，其中所述第一沟道材料或所述第二沟道材料包括硅(Si)、锗(Ge)、硅锗(SiGe)、砷化镓(GaAs)、III-V材料、III-N材料、砷化铟镓(InGaAs)、磷化铟(InP)、2-D材料、氧化物半导体材料或者氮化镓(GaN)。
10.如权利要求1或2所述的半导体装置，其中所述第一沟道层包括一个或多个鳍、一个或多个纳米线或者一个或多个纳米带，以及所述第二沟道层包括一个或多个鳍、一个或多个纳米线或者一个或多个纳米带。
11.如权利要求10所述的半导体装置，其中所述第一沟道层包括第一沟道区，所述第二沟道层包括具有与所述第一沟道区的形状不同形状的第二沟道区。
12.如权利要求1或2所述的半导体装置，其中所述第一栅介电层包括第一栅介电材料，所述第二栅介电层包括与所述第一栅介电材料不同的第二栅介电材料。
13.如权利要求12所述的半导体装置，其中第一栅介电层或第二栅介电层包括从由硅酸铪、硅酸锆、二氧化铪、二氧化锆、氧化铝、HfAlOx、硅酸镧、氧化钇和氮化硅酸铪所组成的组中选取的高k介电材料。
14.如权利要求1或2所述的半导体装置，其中所述第一晶体管位于晶圆的正面，而所述第二晶体管位于所述晶圆的背面。
15.如权利要求1或2所述的半导体装置，还包括：
所述第一晶体管的所述第一栅电极和所述第二晶体管的所述第二栅电极之间的隔离层。
16.如权利要求1或2所述的半导体装置，还包括：
半导体衬底；以及
在所述半导体衬底上方以及所述第二晶体管下方并且与所述第二晶体管相邻的接合层。
17.如权利要求16所述的半导体装置，其中所述半导体衬底包括III-V衬底、硅衬底、块状衬底或玻璃衬底。
18.一种用于形成半导体装置的方法，所述方法包括：
形成载体晶圆上方的沟道堆栈，其中所述载体晶圆包括衬底以及所述衬底上方的第一接合层，所述沟道堆栈包括第一沟道层、所述第一沟道层上方的第二接合层以及所述第二接合层上方的第二沟道层，所述第一沟道层包括第一沟道材料，而所述第二沟道层包括第二沟道材料；
通过前端掩模的集合同时图案化所述沟道堆栈，以形成所述第一沟道层的第一沟道区以及通过所述第二接合层与所述第一沟道区分隔的所述第二沟道层的第二沟道区；<...
【专利技术属性】
技术研发人员：黃政颖，W拉赫马迪，G杜威，A利拉克，全箕玟，B米勒，E曼内巴赫，A范，P莫罗，HJ刘，JT卡瓦利罗斯，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国;US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。