提供对于高性能微处理器的高产出工艺的管芯互连方案制造技术

本公开的发明专利技术名称是“提供对于高性能微处理器的高产出工艺的管芯互连方案”。一种方法被公开。所述方法包含多个半导体区，以及互连结构连接所述多个半导体区以提供功能上整体式的基底管芯。所述互连结构包含将所述多个半导体区中的一个或多个半导体区连接到一个或多个其它半导体区的一个或多个桥管芯，或者连接所述多个半导体区的顶层互连结构，或者所述一个或多个桥管芯和所述顶层互连结构两者。

【技术实现步骤摘要】
提供对于高性能微处理器的高产出工艺的管芯互连方案
本公开的实施例涉及提供对于高性能微处理器的高产出（yield）工艺并且，更特别地，涉及用于提供对于高性能微处理器的高产出工艺的管芯互连方案。
技术介绍
在低产出工艺中制作高性能微处理器向芯片设计者提出了重大挑战。高性能微处理器架构能够包含极高数量的互连计算和网络元件。邻接的（contiguous）硅面积越大，产出有完整功能的（fullyfunctional）管芯的挑战就（按指数规律那样）越大。高性能微处理器架构的网络部分的大尺寸导致大的总管芯面积。从而，大尺寸网络元件难以产出，尤其在相对低的产出制造工艺中。快速的产品生命周期和高开发成本迫使制造公司不但要缩短它们的开发时间（上市时间（time-to-market）），而且要缩短达到充分生产量（capacity）利用的时间（量产时间（time-to-volume））。完成开发与充分生产量利用之间的周期被称为生产提升（productionramp-up）。在该时间期间，新生产工艺没有被很好地理解，并且促成低产量和低生产率。然而，由于上述压力，某一产量在早期提升和调试（debug）阶段期间被要求。在高性能微处理器开发中解决产量和性能的常规手段依赖于封装技术或嵌入桥（embeddedbridge）。这些手段伴随着大的功率和性能惩罚一起发生。因此，许多有用的高性能微处理器架构设计不能使用当前的手段被构建。附图说明图1是示例图形（graphics）、服务器、现场可编程门阵列（FPGA）、人工智能（AI）、片上系统（SOC）或其它大架构的图示。图2A图示了其中大架构根据以前的手段能被分成计算和互连组件的方式（manner）。图2B图示了其中基底管芯（basedie）能被分成第一基底管芯区和第二基底管芯区的方式。图2C图示了其中第一基底管芯区和第二基底管芯区能通过桥管芯被连接的方式。图2D图示了其中第一基底管芯区和第二基底管芯区能通过桥管芯被连接的另一方式。图3A-3C图示了根据一实施例的用来连接基底管芯区以形成功能上整体式的基底管芯的顶层互连结构的形成。图4A-4C图示了根据一实施例的其中桥管芯能被用来连接基底管芯区以形成功能上整体式的基底管芯的方式。图5A-5C图示了根据一实施例的其中顶层互连结构被使用的情形以及其中桥管芯被用来连接基底管芯区的情形。图6A图示了根据一实施例的包含多个管芯的晶片（wafer）。图6B是根据一实施例的管芯收获（harvesting）工艺的流程图。图6C图示了根据一实施例的与光罩（reticle）相关联的管芯象限（quadrant）。图7示出了根据一实施例的用于提供高性能微处理器管芯的方法的流程图。图8图示了根据一实施例的一个实现的计算装置。图9图示了包含一实施例的一个或多个实现的插入器（interposer）。具体实施方式一种用于提供对于高性能微处理器的高产出工艺的管芯互连方案被描述。应领会的是，尽管本文中参考用于提供对于高性能微处理器的高产出工艺的示例管芯互连方案来描述实施例，但本公开更一般地可适于用于提供对于高性能微处理器的高产出工艺的管芯互连方案以及用于提供对于高性能微处理器的高产出工艺的其它类型管芯互连方案。在以下描述中，阐述了许多特定细节，诸如，特定集成和材料体系（materialregime），以便提供对本公开的实施例的透彻理解。对本领域技术人员将显而易见的是，本公开的实施例可在没有这些特定细节的情况下被实践。在其它实例中，众所周知的特征（诸如，集成电路设计布局）没有被详细描述以避免不必要地模糊（obscure）本公开的实施例。此外，要领会的是，图中示出的各个实施例是说明性的表示并且不一定按比例绘制。出于仅参考的目的，某一术语还可被用在以下描述中，并且因此不旨在是限制性的。例如，诸如“上面的”、“下面的”、“在……的上方”和“在……的下方”的术语指的是进行参考的附图中的方向。诸如“前”、“后”、“背”和“侧”的术语描述了在一致但任意的参考系内组件的部分的位置和/或定向，其通过参考描述正在讨论中的组件的文本和相关联附图而变得清楚。此类术语可包含上文特别提及的词语、其派生词和类似含义的词语。快速的产品生命周期和高开发成本迫使制造公司不但要缩短它们的开发时间（上市时间），而且要缩短达到充分生产量利用的时间（量产时间）。在完成开发与充分生产量利用之间的周期被称为生产提升。在该时间期间，新生产工艺没有被很好地理解，并且促成低产量和低生产率。然而，由于上述压力，某一产量在早期提升和调试阶段期间被要求。在高性能微处理器开发中解决产量和性能的常规手段依赖于封装技术或嵌入桥。这些手段伴随着大的功率和性能惩罚一起发生。此外，它们的大管芯要求能将抑制性的限制施加在产量和管芯尺寸上。因此，许多有用的高性能微处理器架构设计不能使用当前的手段被构建。一种解决以前手段的缺点的手段在本文中被公开。例如，作为公开的工艺的部分，高性能微处理器设计被分成多个部分。特别地，设计的计算部分被分成多个部分并被放置在更小的高性能管芯上，以及设计的网络部分被分成多个部分并被放置在相应基底管芯区上。在基底管芯的制作期间，缝合线（stitchwire）被用来连接网络电路系统的所述多个部分被放置到其上的可切断的（severable）基底管芯区的互连结构，使得功能上整体式的（monolithic）基底管芯能由所述基底管芯区来形成。在一实施例中，独特的网络电路系统的块被抽取出来（abstractout）并被放置在小型小芯片（chiplet）上。这些小芯片能通过（由导电材料形成的）微凸块（micro-bump）被连接到管芯。在一实施例中，小芯片能被用作冗余的桥管芯来连接从晶片的不同部分取得的各个基底管芯区，使得功能上整体式的基底管芯能由此类各个基底管芯区来构成。在生产提升的低产量阶段期间，桥管芯被用来提供整体或部分由各个基底管芯区构成的基底管芯，该基底管芯提供一些客户所期望的性能的水平。在生产提升的高产量阶段期间，不必使用桥芯片并且可使用缝合线来提供由单个半导体块形成的基底管芯，该基底管芯在管芯之间提供由常规桥管芯提供的带宽10倍的带宽。结果，在一实施例中，在部分的调试和早期生产提升期间，一个或多个桥管芯能被用来构造能够实现供应所要求产量的设计的版本。此外，在高量产生产提升期间，互连缝合能被用来提供设计的更高性能版本。因此，有价值的微处理器架构能被构建，（所述有价值的微处理器架构不能使用常规技术来构建，因为它们的大基底管芯要求在产量和管芯尺寸上施加了抑制性限制）。实施例适用于图形、服务器、人工智能（AI）、现场可编程门阵列（FPGA）逻辑、片上系统（SOC）以及其它微处理器架构。图1是常规微处理器架构100的图示。图1中示出的微处理器架构100是图形或服务器架构的典型。在图1示例中，微处理器架构100包含计算元件101、互连（例如，网络）元件103和互连线105。参考图1，互连元件103本文档来自技高网...

【技术保护点】
1.一种管芯，包括：/n多个半导体区；/n连接所述多个半导体区以提供功能上整体式的基底管芯的互连结构，所述互连结构包含：/n将所述多个半导体区中的一个或多个半导体区连接到一个或多个其它半导体区的一个或多个桥管芯，或者连接所述多个半导体区的顶层互连结构，或者所述一个或多个桥管芯和所述顶层互连结构两者。/n

【技术特征摘要】
20181228 US 16/2362281.一种管芯，包括：
多个半导体区；
连接所述多个半导体区以提供功能上整体式的基底管芯的互连结构，所述互连结构包含：
将所述多个半导体区中的一个或多个半导体区连接到一个或多个其它半导体区的一个或多个桥管芯，或者连接所述多个半导体区的顶层互连结构，或者所述一个或多个桥管芯和所述顶层互连结构两者。


2.如权利要求1所述的管芯，其中所述顶层互连结构包含将与第一半导体区对应的顶层互连连接到与第二半导体区对应的顶层互连的缝合线。


3.如权利要求1或2所述的管芯，其中所述桥管芯在第一和第二半导体区的上方被连接。


4.如权利要求1或2所述的管芯，其中所述桥管芯在第一和第二半导体区的下面被连接。


5.如权利要求1或2所述的管芯，其中所述桥管芯包含互连输入/输出（I/O）逻辑。


6.如权利要求1或2所述的管芯，其中所述桥管芯包含多个SRAM半导体层。


7.如权利要求1或2所述的管芯，其中所述多个半导体区包含可分开的象限。


8.一种封装，包括：
封装衬底；
所述封装衬底上的管芯，包含：
多个半导体区；
连接所述多个半导体区以提供功能上整体式的基底管芯的互连结构，所述互连结构包含：
将所述多个半导体区中的一个或多个半导体区连接到一个或多个其它半导体区的一个或多个桥管芯，或者连接所述多个半导体区的顶层互连结构，或者所述一个或多个桥管芯和所述顶层互连结构两者；
以及，
在所述半导体区中的每个半导体区的上方的计算管芯。


9.如权利要求8所述的封装，其中所述顶层互连结构包含将与第一半导体区对应的顶层互连连接到与第二半导体区对应的顶层互连的缝合线。


10.如权利要求8或9所述的封装，其中所述桥管芯在第一和第二半导体区...

【专利技术属性】
技术研发人员：W戈梅斯，M博尔，R科杜里，L奈伯格，A科克，S西瓦库马，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国;US