一种具有写状态检测单元的MRAM存储器件制造技术

本发明专利技术公开了一种具有写状态检测单元的MRAM存储器件，所述MRAM存储器件包括MRAM存储单元、写状态检测单元，所述MRAM存储单元至少包括第一和第二磁性隧道结以及耦合到第一和第二磁性隧道结的MOS管，其中第一和第二磁性隧道结中的一个具有相对于读取和写入的电流路径的参考和记忆层的正常顺序，另一个磁性隧道结具有相对于读取和写入的电流路径的参考层和记忆层的相反顺序；所述第一和第二磁性隧道结一端分别与第一位线和第二位线相连，另一端连接MOS管；所述写状态检测单元包括检测点、比较器，所述写状态检测单元适用于检测MRAM存储单元的状态转换，并根据检测结果提前终止写操作。

【技术实现步骤摘要】
一种具有写状态检测单元的MRAM存储器件
本专利技术涉及半导体芯片领域，其最重要的应用在于对待机功耗要求很严格的物联网和可穿戴电子设备等领域，尤其涉及一种具有写状态检测单元的MRAM存储器件。
技术介绍
本专利技术的背景是MRAM制造技术已经成熟，近年来人们利用磁性隧道结(MTJ，MagneticTunnelJunction)的磁电阻效应做成磁性随机存储器，即为MRAM(MagneticRandomAccessMemory)，MRAM是一种非易失性磁性随机存储器，相比于现有的存储器，它的优势包括(1)它拥有静态随机存储器(SRAM)的高速读取写入能力，以及动态随机存储器(DRAM)的高集成度，而且还可以像Flash闪存一样在断电后永久保留数据。(2)它的性能相当好，读写时延接近SRAM，功耗则比闪存低得多。(3)它的经济性非常好，单位容量占用的硅片面积非常小，比SRAM有很大的优势；其制造工艺中需要的附加光罩数量较少，比嵌入式NORFlash的成本优势更大。(4)MRAM不像DRAM以及Flash那样与标准CMOS半导体工艺不兼容，MRAM可以和逻辑电路集成到一个芯片中。目前接近量产的各个厂家的MRAM技术，虽然读写功耗都比闪存低很多，但写入功耗仍然比较大，写电流偏高，如果取代DRAM或者SRAM还不太理想。特别是，现在的写入技术，能量的浪费非常之大：1.如果需要在某个比特写1，该比特有一半的可能性已经是一个1，不需要再耗费能量了。然而写电路无法知道该比特之前的状态，所以无论之前的状态是1还是0，一个常见的作法是作一次写操作。在统计学的意义上，一半的能量就这样浪费了。2.写入操作是给一个比特施加一个电脉冲，脉冲必须维持一个特定的长度，才能把错误率控制在可接受的范围内。例如对于实际中的一个1兆比特阵列，写脉冲的长度可能需要30纳秒才能把错误率控制在百万分之一以内，但其实在10纳秒的时间内，超过90％的比特已经完成了写操作。但随机地，可能有百万分之一的比特需要30纳秒才能完成写操作，写电路并不知道每一个比特需要的写入时间，只能把脉冲时间延长到最保守情况。这样，即使对于需要进行写操作的绝大部分比特，2/3甚至更多的能量是浪费的。为了减少写入能量浪费，业界已经开始研究写入状态检测电路，能够在进行写操作的同时检测被写入比特的状态，一旦检测到该比特的状态已经到达目标值，立即终止写操作。这样的写入状态检测电路，能够大幅度降低写功耗。美国专利US20180061466有提出如下技术：1.在MRAM中增加一个写状态检测电路，当检测到被写入的比特已经达到目标状态时，提前终止写操作。2.需要一个参考单元，具有一个参考电阻。3.写检测电路，通过比较被写入单元的电阻和参考电阻，决定它当时的状态。4.具体的实施方法，是给参考单元施加被写入单元同样的电压，比较写入回路上相同的一个点的电位。被写入单元的电阻不同，必然导致电路分压不同，造成被检测点上电位的变化。该美国专利的写状态检测电路是针对最基本的MRAM存储单元即由1个MTJ与1个MOS管组成的MRAM单元(以下简称为1T1M的MRAM存储单元)，而对于2个MTJ与2个MOS管相连的MRAM单元(以下简称为2T2M的MRAM存储单元)如何做写状态检测，仍然是一个未解决的问题。
技术实现思路
有鉴于现有技术的上述缺陷，本专利技术提出使用2T2M其中一个反接的结构，在此结构基础上进行写状态检测，解决了写状态检测的难题，成为一种既快速又省电的设计。一种具有写状态检测单元的MRAM存储器件，包括若干MRAM存储单元，其特征在于,还包括写状态检测单元；所述MRAM存储单元至少包括第一磁性隧道结和第二磁性隧道结以及耦合到第一和第二磁性隧道结的MOS管，其中第一和第二磁性隧道结中的一个具有相对于读取和写入的电流路径的参考和记忆层的正常顺序，以及另一个磁隧性道结具有相对于读取和写入的电流路径的参考层和记忆层的相反顺序；所述第一和第二磁性隧道结一端分别与第一位线和第二位线相连，另一端连接MOS管；其中MOS管另外两端分别连接字线及源极线；所述写状态检测单元适用于检测MRAM存储单元的状态转换，并根据检测结果提前终止写操作。进一步地，写入状态时，所述MRAM存储单元中第一和第二磁性隧道结连接的两根位线和MOS管连接的源极线同向通电。进一步地，所述MRAM存储单元中MOS管为两个。在本专利技术的一个实施例中，所述MRAM存储单元中的MOS管为两个。进一步地，所述MRAM存储单元中MOS管为一个。在本专利技术的另一个实施例中，所述MRAM存储单元中的MOS管为一个。进一步地，所述两个磁性隧道结中的一个通过增加一个过孔，将其走线通过过孔穿到上层再走下来。进一步地，所述写状态检测单元包括检测点、比较器。进一步地，所述检测点设置在MRAM存储单元对应的周边区域的两根位线的相同位置上。进一步地，所述检测点设置在MRAM存储单元对应的周边区域的两根源极线的相同位置上。在本专利技术的一个实施例中，所述检测点可以设置在MRAM存储单元对应的周边区域的两根位线上或两根源极线上。在本专利技术的另一个实施例中，所述检测点仅可以设置在MRAM存储单元对应的周边区域的两根位线上。进一步地，所述比较器设定阈值，用于写入操作时比较检测点电位差与阈值差异技术效果：1.本专利技术在2T2M反接的基础上增加了写状态检测电路，MRAM存储器件的写入状态功耗大幅度降低。2.在2T2M反接设计的基础上，提出1T2M结构，即将MRAM存储单元中的2个MOS管合并为1个MOS管，可以大大节省布板空间。以下将结合附图对本专利技术的构思、具体结构及产生的技术效果作进一步说明，以充分地了解本专利技术的目的、特征和效果。附图说明图1是现有技术MTJ低电阻状态示意图；图2是现有技术MTJ高电阻状态示意图；图3是现有技术MRAM芯片架构图；图4是现有技术MRAM存储单元(1T1M)示意图；图5是现有技术3个MRAM存储单元结构剖面图；图6是现有技术MRAM存储单元(2T2M)示意图；图7是本专利技术一实施例MRAM存储器件的系统框图；图8是本专利技术另一实施例MRAM存储单元(1T2M反接)示意图；图9是本专利技术MRAM存储单元(1T2M反接)中MOS管结构；图10是本专利技术另一实施例MRAM存储器件的系统框图。附图标号说明：1、记忆层；2、隧道势垒层；3、参考层。具体实施方式在本专利技术的实施方式的描述中，需要理解的是，术语“上”、“下”、“前”、“后”、“左”、“右”、“垂直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本专利技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方本文档来自技高网...

【技术保护点】
1.一种具有写状态检测单元的MRAM存储器件，包括若干MRAM存储单元，其特征在于：还包括写状态检测单元；/n所述MRAM存储单元至少包括第一磁性隧道结和第二磁性隧道结以及耦合到第一和第二磁性隧道结的MOS管，其中第一和第二磁性隧道结中的一个具有相对于读取和写入的电流路径的参考和记忆层的正常顺序，另一个磁性隧道结具有相对于用于读取和写入的电流路径的参考层和记忆层的相反顺序；所述第一和第二磁性隧道结一端分别与第一位线和第二位线相连，另一端连接MOS管；其中MOS管另外两端分别连接字线及源极线；/n所述写状态检测单元适用于检测所述MRAM存储单元的状态转换。/n

【技术特征摘要】
1.一种具有写状态检测单元的MRAM存储器件，包括若干MRAM存储单元，其特征在于：还包括写状态检测单元；
所述MRAM存储单元至少包括第一磁性隧道结和第二磁性隧道结以及耦合到第一和第二磁性隧道结的MOS管，其中第一和第二磁性隧道结中的一个具有相对于读取和写入的电流路径的参考和记忆层的正常顺序，另一个磁性隧道结具有相对于用于读取和写入的电流路径的参考层和记忆层的相反顺序；所述第一和第二磁性隧道结一端分别与第一位线和第二位线相连，另一端连接MOS管；其中MOS管另外两端分别连接字线及源极线；
所述写状态检测单元适用于检测所述MRAM存储单元的状态转换。


2.如权利要求1所述的具有写状态检测单元的MRAM存储器件，其特征在于，写入状态时，所述MRAM存储单元中第一和第二隧道结连接的两根位线和MOS管连接的源极线同向通电。


3.如权利要求1所述的具有写状态检测单元的MRAM存储器件，其特征在于，所述MRAM存储单元中MOS管为两个。

【专利技术属性】
技术研发人员：戴瑾，郭一民，
申请(专利权)人：上海磁宇信息科技有限公司，
类型：发明
国别省市：上海;31