半导体元件测试方法与半导体元件测试系统技术方案

本公开提供一种用于预测PMOS元件NBTI寿命的半导体元件测试方法与半导体元件测试系统。半导体元件测试方法包括：提供多个相同的PMOS元件；在预设温度下对第n个所述PMOS元件的栅极多次施加时长不同的第n个预设负偏压，以获取多个预设负偏压下多个施压时长对应的所述PMOS元件的漏极饱和电流老化率；将多个所述漏极饱和电流老化率带入预设方程以确定所述预设方程的拟合结果，获取对应于施压值和施压时长的漏极饱和电流老化率变化曲线；根据所述漏极饱和电流老化率变化曲线确定所述PMOS元件在标准工作电压下漏极饱和电流老化率达到预设失效值时对应的时间。本公开提供的半导体元件测试方法可以提高测试PMOS元件NBTI寿命的效率和准确度。

【技术实现步骤摘要】
半导体元件测试方法与半导体元件测试系统
本公开涉及半导体检测
，具体而言，涉及一种用于预测PMOS元件NBTI寿命的半导体元件测试方法及系统。
技术介绍
NBTI(Negativebiastemperatureinstability，负偏压温度不稳定)效应是指在高温下对PMOSFET施加负栅压而引起的一系列电学参数的退化(一般应力条件为125℃恒温下栅氧电场，源、漏极和衬底接地)。NBTI效应的产生过程主要涉及正电荷的产生和钝化，即界面陷阱电荷和氧化层固定正电荷的产生以及扩散物质的扩散过程。传统的R-D模型将NBTI产生的原因归结于PMOS管在高温负栅压下反型层的空穴受到热激发，遂穿到硅/二氧化硅界面，由于在界面存在大量的Si-H键，热激发的空穴与Si-H键作用生成H原子，从而在界面留下悬挂键，而由于H原子的不稳定性，两个H原子就会结合，以氢气分子的形式释放，远离界面向/栅界面扩散，从而引起阈值电压及漏极饱和电流老化率的负向漂移。NBTI效应会引起PMOS器件的阈值电压及漏极饱和电流老化率负向漂移、栅极电流增大、跨导和漏极电流变小，进而在模拟电路中引起晶体管间失配、在数字电路中导致时序漂移、噪声容限缩小，甚至产品失效。因此，预测NBTI效应对元件寿命的影响是IC设计中可靠性测试中的重要一环。相关技术中，往往通过线性模型来评价PMOS器件的漏极饱和电流老化率与工作时间的关系，但是在实际运行中，漏极饱和电流老化率与工作时间的关系是非线性的，因此这种方式无法提供准确的测量。而如果根据长时间测量来确定漏极饱和电流老化率随时间的变化，又会产生效率低下、成本巨大的问题。需要说明的是，在上述
技术介绍
部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
技术实现思路
本公开的目的在于提供一种用于预测PMOS元件NBTI寿命的半导体元件测试方法与半导体元件测试系统，用于至少在一定程度上克服由于相关技术的限制和缺陷而导致的NBTI寿命测试效率低、测试结果不够准确的问题。根据本公开实施例的第一方面，提供一种用于预测PMOS元件NBTI寿命的半导体元件测试方法，包括：提供多个相同的PMOS元件；在预设温度下对第n个所述PMOS元件的栅极多次施加时长不同的第n个预设负偏压，以获取多个预设负偏压下多个施压时长对应的所述PMOS元件的漏极饱和电流老化率；将多个所述漏极饱和电流老化率带入预设方程以确定所述预设方程的拟合结果，获取对应于施压值和施压时长的漏极饱和电流老化率变化曲线；根据所述漏极饱和电流老化率变化曲线确定所述PMOS元件在标准工作电压下漏极饱和电流老化率达到预设失效值时对应的时间。在本公开的示例性实施例中，所述对第n个所述PMOS元件的栅极多次施加第n个预设负偏压包括：对所述PMOS元件的栅极施加时长为Tm的负偏压Vn，然后测量所述PMOS元件的漏极饱和电流Idsatmn，其中m∈[1,x]，n∈[1,y]，x为第一预设值，y为第二预设值；重复以上步骤直至测量到对应于预设负偏压V1～Vy的x*y个漏极饱和电流Idsat11～Idsatxy。在本公开的示例性实施例中，所述预设方程包括：△Idsat＝C*tλ，λ＝D-△Idsat*A*VB，其中△Idsat是所述漏极饱和电流老化率，A、B、C、D是拟合常数项，V是所述预设负偏压值，λ为时间幂指系数，t为所述施压时长。在本公开的示例性实施例中，所述将多个所述漏极饱和电流老化率带入预设方程以确定所述预设方程的拟合结果包括：将多个所述预设负偏压值及对应的漏极饱和电流老化率、施压时长带入所述预设方程，以通过拟合的方式确定所述拟合常数项A、B、C、D的值；根据所述拟合常数项的值确定所述漏极饱和电流老化率变化曲线的表达式：△Idsat＝C*tλ，λ＝D-△Idsat*A*VB。在本公开的示例性实施例中，每个所述预设负偏压与所述标准工作电压的比值均大于1.8。在本公开的示例性实施例中，所述标准工作电压包括-1.2V，所述预设负偏压包括-2.0V、-2.2V、-2.4V、-2.6V。在本公开的示例性实施例中，所述获取多个预设负偏压下多个施压时长对应的所述PMOS元件的漏极饱和电流老化率包括：每次在所述预设负偏压停止施加后的相同预设时间点测量所述漏极饱和电流老化率。根据本公开的第二方面，提供一种半导体元件测试设备，包括：测试台，用于固定PMOS元件；电极，用于在预设温度下对第n个所述PMOS元件的栅极多次施加时长不同的第n个预设负偏压；电压测量装置，用于在所述预设负偏压施加结束后的预设时间点测量所述PMOS元件的漏极饱和电流老化率；处理器，设置为执行以下指令：获取多个预设负偏压下多个施压时长对应的漏极饱和电流老化率；将多个所述漏极饱和电流老化率带入预设方程以确定所述预设方程的拟合结果，获取对应于施压值和施压时长的漏极饱和电流老化率变化曲线；根据所述漏极饱和电流老化率变化曲线确定所述PMOS元件在标准工作电压下漏极饱和电流老化率达到预设失效值时对应的时间。在本公开的示例性实施例中，还包括：输入装置，用于接收数据设置信号，所述数据设置信号用于设置多个所述预设负偏压和多个所述施压时长；输出装置，用于输出所述PMOS元件在标准工作电压下漏极饱和电流老化率达到预设失效值时对应的时间。在本公开的示例性实施例中，所述对第n个所述PMOS元件的栅极多次施加第n个预设负偏压包括：对所述PMOS元件的栅极施加时长为Tm的负偏压Vn，然后测量所述PMOS元件的漏极饱和电流Idsatmn，其中m∈[1,x]，n∈[1,y]，x为第一预设值，y为第二预设值；重复以上步骤直至测量到对应于预设负偏压V1～Vy的x*y个漏极饱和电流Idsat11～Idsatxy。在本公开的示例性实施例中，所述预设方程包括：△Idsat＝C*tλ，λ＝D-△Idsat*A*VB，其中△Idsat是所述漏极饱和电流老化率，A、B、C、D是拟合常数项，V是所述预设负偏压值，λ为时间幂指系数。在本公开的示例性实施例中，所述将多个所述漏极饱和电流老化率带入预设方程以确定所述预设方程的拟合结果包括：将多个所述预设负偏压及对应的漏极饱和电流老化率、施压时长带入所述预设方程，以通过拟合的方式确定所述拟合常数项A、B、C、D的值；根据所述拟合常数项的值确定所述漏极饱和电流老化率变化曲线的表达式：△Idsat＝C*tλ，λ＝D-△Idsat*A*VB。在本公开的示例性实施例中，每个所述预设负偏压与所述标准工作电压的比值均大于1.8。在本公开的示例性实施例中，所述标准工作电压包括-1.2V，所述预设负偏压包括-2.0V、-2.2V、-2.4V、-2.6V。在本公开的示例性实施例中，所述电压测本文档来自技高网...

【技术保护点】
1.一种用于预测PMOS元件NBTI寿命的半导体元件测试方法，其特征在于，包括：/n提供多个相同的PMOS元件；/n在预设温度下对第n个所述PMOS元件的栅极多次施加时长不同的第n个预设负偏压，以获取多个预设负偏压下多个施压时长对应的所述PMOS元件的漏极饱和电流老化率；/n将多个所述漏极饱和电流老化率带入预设方程以确定所述预设方程的拟合结果，获取对应于施压值和施压时长的漏极饱和电流老化率变化曲线；/n根据所述漏极饱和电流老化率变化曲线确定所述PMOS元件在标准工作电压下漏极饱和电流老化率达到预设失效值时对应的时间。/n

【技术特征摘要】
1.一种用于预测PMOS元件NBTI寿命的半导体元件测试方法，其特征在于，包括：
提供多个相同的PMOS元件；
在预设温度下对第n个所述PMOS元件的栅极多次施加时长不同的第n个预设负偏压，以获取多个预设负偏压下多个施压时长对应的所述PMOS元件的漏极饱和电流老化率；
将多个所述漏极饱和电流老化率带入预设方程以确定所述预设方程的拟合结果，获取对应于施压值和施压时长的漏极饱和电流老化率变化曲线；
根据所述漏极饱和电流老化率变化曲线确定所述PMOS元件在标准工作电压下漏极饱和电流老化率达到预设失效值时对应的时间。


2.如权利要求1所述的半导体元件测试方法，其特征在于，所述对第n个所述PMOS元件的栅极多次施加时长不同的第n个预设负偏压包括：
对第n个所述PMOS元件的栅极施加时长为Tm的负偏压Vn，然后测量所述PMOS元件的漏极饱和电流Idsatmn，其中m∈[1,x]，n∈[1,y]，x为第一预设值，y为第二预设值；
重复以上步骤直至测量到对应于预设负偏压V1～Vy的x*y个漏极饱和电流Idsat11～Idsatxy。


3.如权利要求1或2所述的半导体元件测试方法，其特征在于，所述预设方程包括：
△Idsat＝C*tλ，λ＝D-△Idsat*A*VB，其中△Idsat是所述漏极饱和电流老化率，A、B、C、D是拟合常数项，V是所述预设负偏压的值，λ为时间幂指系数，t为所述施压时长。


4.如权利要求1所述的半导体元件测试方法，其特征在于，每个所述预设负偏压与所述标准工作电压的比值均大于1.8。


5.如权利要求1或4所述的半导体元件测试方法，其特征在于，所述标准工作电压包括-1.2V，所述预设负偏压包括-2.0V、-2.2V、-2.4V、-2.6V。


6.如权利要求1所述的半导体元件测试方法，其特征在于，所述获取多个预设负偏压下多个施压时长对应的所述PMOS元件的漏极饱和电流老化率包括：
每次在所述预设负偏压停止施加后的相同预设时间点测量所述漏极饱和电流老化率。


7.一种半导体元件测试设备，其特征在于，包括：
测试台，用于固定PMOS元件；
电极，用于在预设温度下对第n个所述PMOS元件的栅极多次施加时长不同的第n个...

【专利技术属性】
技术研发人员：吕康，胡健，熊阳，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：安徽;34