半导体晶片的均温及其制造方法技术

本发明专利技术涉及半导体晶片的均温及其制造方法。本发明专利技术是将晶片接近最热的区域披覆上一薄层超硬材料或极硬材料，这样晶片在运作时热点不能集中而散布在大面积上，避免了高温晶片原子在热点处振动频率太高而在晶格位移，因此可以更高功率驱动晶片而不致损坏。

Uniform temperature of semiconductor chip and its manufacturing method

【技术实现步骤摘要】
半导体晶片的均温及其制造方法
本专利技术为有关一种半导体晶片的均温及其制造方法，尤指一种能以均温散热降低半导体晶片内的温度梯度及其制造方法。
技术介绍
集成电路(或称积体电路，IntegratedCircuits，缩写IC)为计算机的主要元件，大量用于中央处理器(CentralProcessingUnit，缩写CPU)、图像处理器(GraphicsProcessingUnit，缩写GPU)、类神经处理器(NeuralProcessingUnit，缩写NPU)，各种记忆体(如DRAM，FlashMemories)，甚至储存体等电子元件。IC随摩尔定律的微小化走势，晶体管(电晶体)已比病毒更小，线宽已小到7nm，如2018年由苹果公司(AppleInc.)所提供的手机中所采用的A12处理器，即采用台湾积体电路公司(TaiwanSemiconductorManufacturingCompany，缩写TSMC)制造生产的7nm的集成电路。当IC微小化后，漏电比率趋于严重，晶体管的开(1)和关(0)难以辨识，半导体晶圆(如硅、砷化镓...等)的能隙(BandGap)不足，使得在线宽32nm时，漏电比率已达约1/4。为了堵住漏电，常在晶圆的上层接近(小于1微米)晶体管处埋入一层氧化膜，称为绝缘层上硅(SilicononInsulator，缩写SOI)；另外，也有将晶体管的栅极下的半导体电流通路改为垂直的鮨片设计，称为鮨片场晶体管(FinField-EffectTransistor，缩写FinFET)。目前的先进处理器都采用SOI上的FinFET。但随着晶体管的密集化，不到一平方公分的晶体管已埋设数十亿个晶体管，导电线(通常为铜)总长度可超过十公里，而逻辑晶片的层数可以高达近百层。根据热力学第二定律，运算时的电功率部分必须转化成熵(Entropy)，即热。而高速运算的处理器的电功率的密度可能超过电热炉，即每平方公分的电功率大于10瓦特(Watt)。热点集中在晶体管密集处，其最热的晶体管下的温度可能比晶片的平均温度高十倍，而其内的部份原子更可能高十数倍，因而可移动或放大了晶格内的缺陷，甚至使得原子，尤其是介稳定的差排周边原子，渗杂的电洞硼原子(正)或电子磷原子(负)，可能产生位移或扩散，损坏了晶体管的功能。同时，电路的分布不平均，其密集处，发生的热量远大于平均值，即晶片已经发烫，但热点的温度更会是平均温度数倍，而在快速运算的瞬间更可能达到十数倍。尤其在晶体管的范围，其原子在高温的振动可能使得参杂原子(如正极的硼或负极的磷)发生扩散，甚至基材(如硅)本身的缺陷(如差排)都会移动。为了避免晶体管失效，晶片大部分都会内建温度控制的二极体，当晶片的平均温度升高到一临界值时，降低运算速度(ClockSpeed)。由于平均温度远低于热点温度，以致处理器的安全运算速度远低于可能的运算速度。因此，计算机要使用更多的处理器来做高速运算，例如进行比特币的挖矿工作，而其晶片的热点必须分散能量至均温层。上面提到SOI乃用来减少漏电，但氧化膜(如氧化硅)的热阻远大于半导体(如硅)，所以热更难扩散。另一方面FinFET增加了热传递的距离，使热点更难消除。加上三维晶片(3DIC)的堆叠设计逐渐普及，晶片的热流管理遂成为运算速度的瓶颈。半导体业者只能从逻辑线路的分散、晶片的增加、封装的导热...等方面加以改善，然而，晶片热点的产生，目前仍无法有效消除。此外，不只是积体电路，几乎所有的光电晶片都有热点的问题，例如通讯用的高电子移动速度电晶体(HighElectronMobilityTransistor，缩写HEMT)，其二维电子云瞬间会有大电流通过，而在半导体晶格处产生热点，使原子位移，造成功能的降低。
技术实现思路
本专利技术的主要目的，在于解决现有半导体晶片中，热点难以消除以致于运算功能受限的问题。一种半导体晶片，该半导体晶片的整体功率大于1W/cm2或局部的功率大于10W/cm2，包括一晶片基材以及至少一披覆于该晶片基材的均温层，该均温层的一表面距离该半导体晶片内的一高温面小于100微米，该均温层的成分选自于碳材料、氮化硼材料、氮化铝材料及碳化硅材料所组成的群组。于一实施例中，该碳材料的主要结构选自于钻石、类钻碳、石墨或其组合。于一实施例中，该均温层为一贴合于该晶片基材的单晶钻石膜。于一实施例中，该氮化硼材料的主要结构选自于六方氮化硼、立方氮化硼或其组合。于一实施例中，该均温层为复数层，且还包括一设置于该均温层之间而用于加厚该均温层的中间层。于一实施例中，该中间层的材料为选自于钛、硅及钨所组成的群组。于一实施例中，该均温层为复数层，且还包括一设置于该均温层之间而用于支撑该均温层的支撑层。于一实施例中，该支撑层的材料为硅。于一实施例中，该均温层的该表面距离该高温面小于50微米。一种积体电路，包括一如上述的半导体晶片。于一实施例中，该积体电路选自于中央处理器、图像处理器以及类神经处理器所组成的群组。一种高电子移动率电晶体，包括一如上述的半导体晶片。一种半导体晶片的制造方法，包含以下步骤：提供一晶片基材；在该晶片基材上披覆一均温层，该均温层的成分选自于碳材料、氮化硼材料、氮化铝材料及碳化硅材料所组成的群组；以及在该均温层一侧或该晶片基材一侧设置一积体电路，而制造成整体功率大于1W/cm2或局部的功率大于10W/cm2的半导体晶片。于一实施例中，该均温层以一披覆法形成于该晶片基材，该披覆法选自于物理气相沉积法、化学气相沉积法以及晶圆接合法所组成的群组。于一实施例中，该物理气相沉积法为一溅镀法。于一实施例中，该晶圆接合法为一真空贴合法。一种半导体晶片的制造方法，包含以下步骤：提供多个积体电路晶片，该积体电路晶片分别包括有一晶片基材以及一承载于该晶片基材上的积体电路；将该些积体电路晶片排列在一模具上；于该些积体电路晶片之间设置一阻挡层；在该些积体电路晶片上设置一暂时性基材；将该些积体电路晶片从该模具取出；对该些积体电路晶片的该晶片基材的一底面进行薄化；以及在该晶片基材的该底面上披覆一均温层，该均温层的成分选自于碳材料、氮化硼材料、氮化铝材料及碳化硅材料所组成的群组；其中，该积体电路晶片是一整体功率大于1W/cm2或局部的功率大于10W/cm2的半导体晶片。于一实施例中，该均温层以一披覆法形成于该晶片基材，该披覆法选自于物理气相沉积法、化学气相沉积法以及晶圆接合法所组成的群组。于一实施例中，该物理气相沉积法为一溅镀法。于一实施例中，该晶圆接合法为一真空贴合法。是以，本专利技术乃使用一先进的均温材料，即时降低热点温度。进一步来说，热传导率(ThermalConductivity)可视为热扩散率，等于热容量和质量密度的乘积，其中热扩散率为即时消除热点的关键。更进一步，所谓热是指原子振动的频率，要有效降低热点原子本文档来自技高网...

【技术保护点】
1.一种半导体晶片，该半导体晶片的整体功率大于1W/cm

【技术特征摘要】
1.一种半导体晶片，该半导体晶片的整体功率大于1W/cm2或局部的功率大于10W/cm2，包括一晶片基材以及至少一披覆于该晶片基材的均温层，该均温层的一表面距离该半导体晶片内的一高温面小于100微米，该均温层的成分选自于碳材料、氮化硼材料、氮化铝材料及碳化硅材料所组成的群组。


2.如权利要求1所述的半导体晶片，其中该碳材料的主要结构选自于钻石、类钻碳、石墨或其组合。


3.如权利要求1所述的半导体晶片，其中该均温层为一贴合于该晶片基材的单晶钻石膜。


4.如权利要求1所述的半导体晶片，其中该氮化硼材料的主要结构选自于六方氮化硼、立方氮化硼或其组合。


5.如权利要求1所述的半导体晶片，其中该均温层为复数层，且还包括一设置于该均温层之间而用于加厚该均温层的中间层。


6.如权利要求5所述的半导体晶片，其中该中间层的材料为选自于钛、硅及钨所组成的群组。


7.如权利要求5所述的半导体晶片，其中该均温层为复数层，且还包括一设置于该均温层之间而用于支撑该均温层的支撑层。


8.如权利要求7所述的半导体晶片，其中该支撑层的材料为硅。


9.如权利要求1所述的半导体晶片，其中该均温层的该表面距离该高温面小于50微米。


10.一种积体电路，包括一如权利要求1至9中任一项所述的半导体晶片。


11.如权利要求10所述的积体电路，其中该积体电路选自于中央处理器、图像处理器以及类神经处理器所组成的群组。


12.一种高电子移动率电晶体，包括一如权利要求1至9任一项所述的半导体晶片。


13.一种半导体晶片的制造方法，包含以下步骤：
提供一...

【专利技术属性】
技术研发人员：宋健民，
申请(专利权)人：宋健民，
类型：发明
国别省市：中国台湾;71