包括碳化硅主体的半导体器件以及制造方法技术

本发明专利技术公开了包括碳化硅主体的半导体器件以及制造方法。一种半导体器件（500）包括碳化硅主体（100），所述碳化硅主体（100）包括第一区段（171）和第二区段（172）。所述第一区段（171）位于与第二区段（172）相邻处。在所述第一和第二区段（171、172）中形成漂移区（130）。晶格缺陷区（190）位于第二区段（172）中的漂移区（130）的一部分中并且不存在于第一区段（171）的至少一部分中。在晶格缺陷区（190）中，包括间隙和空位的晶格缺陷（199）的密度是在晶格缺陷区（190）外部的漂移区（130）的一部分中的至少两倍高。

【技术实现步骤摘要】
包括碳化硅主体的半导体器件以及制造方法
本公开内容与半导体器件有关、特别地与具有晶体管单元和/或肖特基接触的碳化硅半导体器件有关。本公开内容此外与用于制造包括碳化硅主体的半导体器件的方法有关。
技术介绍
功率半导体器件典型地是在用于变换电能的电路中、例如在DC/AC转换器、AC/AC转换器或AC/DC转换器中、以及在驱动重电感负载的电路中、例如在电动机驱动器电路中的开关和整流器。碳化硅（SiC）相比于硅的高介电击穿场强度促进SiC器件的应用，所述SiC器件与用于相同标称阻断电压的等效硅器件相比显著更薄。另一方面，碳化硅器件的电气参数倾向于以比针对等效硅器件而言通常是的情况更高的速率劣化。存在对于改善碳化硅器件参数的长期稳定性的需要。
技术实现思路
本公开内容的实施例涉及半导体器件，所述半导体器件包括具有第一区段和第二区段的碳化硅主体。所述第一区段位于与第二区段相邻处。在所述第一和第二区段中形成漂移区。晶格缺陷区位于第二区段中的漂移区的一部分中，并且不存在于第一区段的至少一部分中。晶格缺陷区包括空位和间隙，其中在晶格缺陷区中，晶格缺陷的密度是在晶格缺陷区外部的漂移层的一区段中的至少两倍高。本公开内容的另一实施例涉及用于制造半导体器件的方法。所述方法包括提供碳化硅衬底，所述碳化硅衬底包括第一区段和第二区段。所述第一区段位于与第二区段相邻处。碳化硅衬底在所述第一和第二区段中包括漂移层。所述方法此外包括在所述第二区段中的漂移层的一部分中形成晶格缺陷区。不在所述第一区段中形成晶格缺陷区。晶格缺陷区包括空位和间隙，其中在晶格缺陷区中，晶格缺陷的密度是在晶格缺陷区外部的漂移层的一区段中的至少两倍高。附图说明随附的附图被包括以提供对实施例的进一步理解，并且被并入在本说明书中且构成本说明书的一部分。附图图示了半导体器件以及用于制造半导体器件的方法的实施例，并且与描述一起用于解释实施例的原理。在以下详细描述和权利要求中描述另外的实施例。图1图示了根据实施例的具有晶格缺陷区的半导体器件的一部分的示意性垂直横截面视图。图2A-2D图示了根据在漂移区域的不同部分中具有晶格缺陷区的实施例的半导体器件的部分的示意性垂直横截面视图。图3A-3E图示了根据实施例的半导体器件的部分的示意性水平横截面视图。图4A-4B图示了根据具有沟槽栅极结构和一侧反型沟道的实施例的半导体器件的一部分的示意性水平的以及对应的垂直横截面视图。图5示出了根据与具有平面栅极结构的晶体管单元有关的实施例的半导体器件的示意性横截面视图。图6示出了根据与具有沟槽栅极结构以及两侧沟道的晶体管单元有关的实施例的半导体器件的示意性横截面视图。图7示出了根据与沟槽栅极结构以及两侧沟道有关的实施例的半导体器件的示意性横截面视图。图8示出了根据与前侧处的晶体管单元以及靠近后侧的晶格缺陷区有关的实施例的半导体器件的一部分的示意性垂直横截面视图。图9A-9B是根据与合并引脚肖特基二极管有关的实施例的半导体器件的示意性垂直横截面视图。图10是根据用于讨论实施例的效果的比较示例的半导体器件的示意性平面视图。图11是根据用于讨论实施例的效果的实施例的半导体器件的示意性平面视图。图12A-12B示出了用于图示根据实施例的用于制造半导体器件的方法的半导体衬底的示意性横截面视图，其中在形成用于栅极电极的沟槽之前形成晶格缺陷区。图13A-13B示出了根据实施例的用于图示用于制造半导体器件的方法的半导体衬底的示意性横截面视图，其中在沟槽中形成栅极电极之前形成晶格缺陷区。图14A-14B示出了根据实施例的用于图示用于制造半导体器件的方法的半导体衬底的示意性横截面视图，其中在形成厚的前侧金属化层之前形成晶格缺陷区。图15图示了根据实施例的用于图示用于制造半导体器件的方法的半导体衬底的示意性横截面视图，其中在形成厚的前侧金属化层之后形成晶格缺陷区。具体实施方式在以下详细描述中，参考了附图，所述附图形成本文的一部分，并且其中作为图示而示出了其中可以实践半导体器件和用于制造半导体器件的方法的特定实施例。要理解的是，可以利用其它实施例，并且可以做出结构或逻辑改变而不偏离本公开内容的范围。例如，针对一个实施例所图示或描述的特征可以被使用在其它实施例上或结合其它实施例被使用以产生还另外的实施例。所意图的是本公开内容包括这样的修改和变型。通过使用特定的语言来描述示例，所述特定语言不应当被解释为限制所附权利要求的范围。附图不是按比例的，并且仅仅用于说明性目的。如果没有另行声明，则在不同的附图中通过相同的参考标记来指定对应的元素。术语“具有”、“包含”、“包括”、“包括有”等等是开放的，并且所述术语指示存在所陈述的结构、元素或特征，但是不排除附加的元素或特征。冠词“一”、“一个”和“该”意图包括复数以及单数，除非上下文另行清楚地指示。术语“电气地连接”描述在电气连接的元件之间的永久低电阻性连接，例如在所涉及的元件之间的直接接触或经由金属和/或重掺杂的半导体材料的低电阻性连接。术语“电气地耦合”包括被适配用于信号和/或功率传输的一个或多个居间元件可以被连接在电气耦合的元件之间，例如，可被控制以暂时在第一状态中提供低电阻性连接以及在第二状态中提供高电阻性电气解耦的元件。安全操作区域（SOA）限定在其之上可预期半导体器件在没有自损伤的情况下运作的电压和电流条件。通过针对器件参数的所公布的最大值、比如最大连续负载电流、最大栅极电压以及其它来给出SOA。各图通过紧挨着掺杂类型“n”或“p”指示“-”或“+”来图示相对掺杂浓度。例如，“n-”意指比“n”掺杂区的掺杂浓度更低的掺杂浓度，而“n+”掺杂区具有比“n”掺杂区更高的掺杂浓度。具有相同的相对掺杂浓度的掺杂区不一定具有相同的绝对掺杂浓度。例如，两个不同的“n”掺杂区可具有相同或不同的绝对掺杂浓度。相同导电类型并且具有不同掺杂剂浓度的两个邻接的掺杂区形成单极结，例如沿着在两个掺杂区之间的边界表面的n/n+或p/p+结。在单极结处，与单极结正交的掺杂剂浓度分布图可示出突变点或转折点，在该处，掺杂剂浓度分布图从为凹的改变成凸的，或者反之亦然。针对物理尺寸所给出的范围包括边界值。例如，针对参数y的从a到b的范围读作a≤y≤b。对于具有一个边界值、比如“至多”和“至少”的范围同样如此。得自化学化合物或合金的层或结构的主要成分是这样的元素，其原子形成化学化合物或合金。例如，镍和硅是硅化镍层的主要成分，并且铜和铝是铜铝合金的主要成分。共形层具有的厚度沿着与在其上形成共形层的基底的界面大体上相同。共形层可展现沿着基底的边缘、台阶或其它元件的边际厚度变化，但是虽然如此如果所述厚度变化的量值与共形层的均值厚度相比很低则也被视为共形层。共形层可以通过薄膜沉积方法、诸如CVD（化学气相沉积）、电镀或ALD（原子层沉积）来被形成。被使用在具有粒子的上下文中，元素名称包括元素的所本文档来自技高网...

【技术保护点】
1.一种半导体器件，其包括碳化硅主体（100），所述碳化硅主体（100）包括：/n第一区段（171）和第二区段（172），其中所述第一区段（171）位于与第二区段（172）相邻处；/n在所述第一和第二区段（171、172）中形成的漂移区（130）；以及/n晶格缺陷区（190），其位于第二区段（172）中的漂移区（130）的一部分中并且不存在于第一区段（171）的至少一部分中，其中在晶格缺陷区（190）中，包括间隙和空位的晶格缺陷（199）的密度是在晶格缺陷区（190）外部的漂移区（130）的一部分中的至少两倍高。/n

【技术特征摘要】
20181221 DE 102018133433.81.一种半导体器件，其包括碳化硅主体（100），所述碳化硅主体（100）包括：
第一区段（171）和第二区段（172），其中所述第一区段（171）位于与第二区段（172）相邻处；
在所述第一和第二区段（171、172）中形成的漂移区（130）；以及
晶格缺陷区（190），其位于第二区段（172）中的漂移区（130）的一部分中并且不存在于第一区段（171）的至少一部分中，其中在晶格缺陷区（190）中，包括间隙和空位的晶格缺陷（199）的密度是在晶格缺陷区（190）外部的漂移区（130）的一部分中的至少两倍高。


2.根据前述权利要求所述的半导体器件，此外包括：
在第二区段（172）中、在碳化硅主体（100）的第一表面（101）与漂移区（130）之间的发射极区（160），其中所述发射极区（160）和漂移区（130）形成主要pn结（pn0）；以及
位于第一区段（171）中、在第一表面（101）与漂移区（130）之间的单极电流区（140），其中所述单极电流区包括晶体管单元（TC）的主体区（120）或包括肖特基接触（SC）的阴极区。


3.根据前述权利要求中任一项所述的半导体器件，其中：
所述晶格缺陷区（190）包括在沿着和/或靠近主要pn结（pn0）的漂移区（130）的部分中的上部缺陷区（191）。


4.根据前项权利要求中任一项所述的半导体器件，其中：
所述上部缺陷区（191）与主要pn结（pn0）重叠。


5.根据前述权利要求中任一项所述的半导体器件，其中：
所述碳化硅主体（100）包括在第二表面（102）与漂移区（130）之间的基底部分（139），其中所述基底部分（139）和漂移区（130）形成后侧结（jn0），并且其中所述晶格缺陷区（190）包括在沿着和/或靠近后侧结（jn0）的漂移区（130）的部分中的下部缺陷区（192）。


6.根据前项权利要求中任一项所述的半导体器件，其中：
所述下部缺陷区（192）与后侧结（jn0）重叠。


7.根据前述权利要求中任一项所述的半导体器件，其中：
所述晶格缺陷区（190）包括多个平行的条带部分（195）。


8.根据前项权利要求中任一项所述的半导体器件，此外包括：
多个条带形的单极电流区（140），
其中所述条带部分（195）与所述条带形的单极电流区（140）平行地延伸。


9.根据权利要求7所述的半导体器件，包括
多个条带形的单极电流区（140），
其中所述条带部分（195）与所述条带形的单极电流...

【专利技术属性】
技术研发人员：JP孔拉特，W贝格纳，C黑希特，HJ舒尔策，AR施泰格纳，
申请(专利权)人：英飞凌科技股份有限公司，
类型：发明
国别省市：德国;DE