硅基光互连系统及其制备方法技术方案

本发明专利技术涉及一种硅基光互连系统及其制备方法，该制备方法包括如下步骤：制备硅一衬底和硅外延层；形成光电区域和CMOS区域；形成第一隔离层；制备PMOS和NMOS；形成第二硅衬底形成Ge籽晶层、P型Ge层、N型Ge层、N型Si层、第二隔离层；形成光源区域、光波导区域、光探测器区域；在所述光波导上形成第一应变层、所述PMOS区域上形成第二应变层；在所述探测器上形成第三应变层、所述NMOS区域上形成第四应变层以完成所述硅基光互连系统的制备。本发明专利技术的本发明专利技术的硅基光互连系统制备工艺采用一套工艺制备硅基单片光电集成器件，集成了光电器件和CMOS器件，工艺简单且兼容性高。

【技术实现步骤摘要】
硅基光互连系统及其制备方法
本专利技术属于光电集成
，具体涉及一种硅基光互连系统及其制备方法。
技术介绍
在过去几十年里，基于硅材料的微电子技术深刻地改变了人们生产生活的各个方面。虽然如今的CMOS技术仍然以摩尔定律的速度在发展，但预见未来，这一发展速度将会遇到一个瓶颈，即互连瓶颈。因此，未来超大规模处理器的内部数据交换急需一种功耗低、带宽高的互连技术，片上光互连作为一种新的互连方式，具有很多优点，比如时空带宽积高、高度的并行性和无干扰性，损耗小等优点，在高性能CPU、高性能计算机、高速信息处理系统中光互连取代电互连已经成为人们的共识。现有的片上光互连技术是通过异质合成，大多是基于砷化镓GaAs)和磷化铟InP)等化合物材料的分立元件的集成芯片的研究，这种利用分立元件混合集成方式实现的电路存在着明显的不足，如电路中纹波大、产量低、可靠性差。单片集成电路有显著的优点，如所需外部元件少，频率特性的纹波小，环路延迟小，方便易用，可靠性高，尺寸小，功耗低等。光互连方案中，硅基光互连技术被认为是最有发展前途的一个方案。硅基光电子集成回路所有器件均采用标准集成电路工艺制备，或是仅仅对工艺进行微小的修改，从而实现全光互连与超大规模集成电路的单片集成，易于实行大规模生产。研究的难点在于如何提高电光/光电转换效率、如何实现器件的耦合和模式匹配，以及如何提高芯片速度。因此，如何提供过一种工艺简单，工艺兼容性及器件兼容性高、光转换效率高的硅基光互连系统的制备方法已经成为该领域的热点问题。
技术实现思路
<br>为了解决现有技术中存在的上述问题，本专利技术提供了一种硅基光互连系统及其制备方法。本专利技术要解决的技术问题通过以下技术方案实现：本专利技术实施例提供了一种硅基光互连系统的制备方法，包括如下步骤：步骤a、依次制备第硅一衬底和位于所述第一硅衬底上的硅外延层；步骤b、刻蚀所述硅外延层形成光电区域和CMOS区域；步骤c、在所述硅外延层上和所述第一硅衬底上形成第一隔离层；步骤d、在所述CMOS区域依次制备PMOS和NMOS；步骤e、对所述光电区域的第一隔离层和所述硅外延层进行刻蚀形成第二硅衬底；步骤f、在所述第二硅衬底上依次淀积形成Ge籽晶层、P型Ge层、N型Ge层、N型Si层、第二隔离层；步骤g、刻蚀所述第二隔离层、所述N型Si层、所述N型Ge层以在所述光电区域形成光源区域、光波导区域、光探测器区域；步骤h、在所述光波导上形成第一应变层、所述PMOS区域上形成第二应变层；步骤i、在所述探测器上形成第三应变层、所述NMOS区域上形成第四应变层以完成所述硅基光互连系统的制备。在本专利技术的一个实施中，步骤a包括：步骤a1、选取第一硅衬底；步骤a2、在所述第一硅衬底上形成所述硅外延层；步骤a3、对所述硅外延层进行P型杂质掺杂，掺杂浓度为1016cm-3。在本专利技术的一个实施中，步骤b包括：步骤b1、采用干法刻蚀工艺，在所述硅外延层上刻蚀第一隔离槽形成相互隔离的所述光电区域和所述CMOS区域；步骤b2、采用干法刻蚀工艺，在所述CMOS区域上刻蚀第二隔离槽，所述第二隔离槽刻蚀到所述硅外延层结构中部，形成PMOS区域和NMOS区域。在本专利技术的一个实施中，步骤d包括：步骤d1、遮挡光电区域和PMOS区域，对所述NMOS区域进行高能磷离子注入形成n阱；步骤d2、遮挡所述光电区域、所述PMOS区域、所述NMOS区域的栅极，对所述NMOS区域进行硼离子注入，形成PMOS的漏极和源极；步骤d3、遮挡所述光电区域、所述NMOS区域、所述PMOS区域的栅极，对所述PMOS区域进行磷离子注入，形成NMOS的漏极和源极；步骤d4、将整个器件进行高温退火。在本专利技术的一个实施中，步骤f包括：步骤e1、在275℃～325℃温度下，利用CVD工艺，在所述第二硅衬底上生长所述Ge籽晶层；步骤e2、在500℃～600℃温度下，利用CVD工艺，在所述Ge籽晶层上生长所述P型Ge层；步骤e3、在160℃下，利用用化学气相沉积工艺，在所述P型Ge层上生长所述N型Ge层；步骤e4、在275℃～325℃下，利用化学气相沉积，在所述N型Ge层上生长所述N型Si层；步骤e5、利用LPCVD工艺，在所述N型Si层上淀积所述第二隔离层。在本专利技术的一个实施中，步骤g包括：步骤g1、采用干法刻蚀工艺，通入HF，刻蚀所述第二隔离层和所述N型Si层直到N型Ge层上，仅保留所述第二隔离层和所述N型Si层两侧矩形区域，形成光源区域和探测器区域；步骤g2、采用HF：HNO3：CH3COOH刻蚀液刻蚀所述光电区域暴露部分直到Ge籽晶层上，仅保留所述P型Ge层的中间部分，形成光波导区域。在本专利技术的一个实施中，步骤g之后还包括：在所述光源区域、所述光波导区域、所述光探测器区域之间形成第二隔离层。在本专利技术的一个实施中，步骤h包括：步骤h1、在340℃～360℃温度下，采用PECVD工艺，在500mTorr压强下，施加150W低频功率源，通入流量比为2：1的SiH4：NH3，在整个器件上淀积第一氮化硅层；步骤h2、保留所述光波导上的所述第一应变层和所述PMOS区域上的所述第二应变层，刻蚀剩余所述第一氮化硅层。在本专利技术的一个实施中，步骤i包括：步骤i1、在240℃～280℃下，采用PECVD工艺，在1500mTorr的压强下，施加200W的射频功率，通入流量比为0.75：1的SiH4：NH3，在整个器件上淀积第二氮化硅层；步骤i2、保留所述探测器上的所述第三应变层和所述NMOS区域上的所述第四应变层，刻蚀剩余所述第二氮化硅层。本专利技术的另一个实施例提供了一种硅基光互连系统，所述硅基光互连系统采用如上述任一项实施例所述的制备方法制备而成。与现有技术相比，本专利技术的有益效果：1、本专利技术的硅基光互连系统制备工艺采用一套工艺制备硅基单片光电集成器件，集成了光电器件和CMOS器件，工艺简单且兼容性高；2、本专利技术的硅基光互连系统制备工艺通过应变层对光电器件的光源、波导、探测器进行带隙调节，使硅基光互连系统满足实现条件。附图说明图1为本专利技术实施例提供的一种硅基光互连系统的制备方法的流程示意图；图2a～2r为本专利技术实施例提供的一种硅基光互连系统的制备方法的工艺示意图；图3为本专利技术实施例提供的波导在第一应变层下的应力受力示意图；图4为本专利技术实施例提供的探测器在第三应变层下的应力受力示意图；图5为本专利技术实施提供的锥形过渡波导侧面不同形状时透射度拟合示意图；图6为本专利技术实施提供的不同波长的光透过锥形过渡波导的透射度拟合示意图；图7为本专利技术实施提供的第三隔离层在不同厚度情况下光的透射度拟合示意图；图8为本专利技术实施提供的有覆盖层和无覆盖层情况下光的透射度拟合示意图本文档来自技高网...

【技术保护点】
1.一种硅基光互连系统的制备方法，其特征在于，包括如下步骤：/n步骤a、依次制备第硅一衬底和位于所述第一硅衬底上的硅外延层；/n步骤b、刻蚀所述硅外延层形成光电区域和CMOS区域；/n步骤c、在所述硅外延层上和所述第一硅衬底上形成第一隔离层；/n步骤d、在所述CMOS区域依次制备PMOS和NMOS；/n步骤e、对所述光电区域的第一隔离层和所述硅外延层进行刻蚀形成第二硅衬底；/n步骤f、在所述第二硅衬底上依次淀积形成Ge籽晶层、P型Ge层、N型Ge层、N型Si层、第二隔离层；/n步骤g、刻蚀所述第二隔离层、所述N型Si层、所述N型Ge层以在所述光电区域形成光源区域、光波导区域、光探测器区域；/n步骤h、在所述光波导上形成第一应变层、所述PMOS区域上形成第二应变层；/n步骤i、在所述探测器上形成第三应变层、所述NMOS区域上形成第四应变层以完成所述硅基光互连系统的制备。/n

【技术特征摘要】
1.一种硅基光互连系统的制备方法，其特征在于，包括如下步骤：
步骤a、依次制备第硅一衬底和位于所述第一硅衬底上的硅外延层；
步骤b、刻蚀所述硅外延层形成光电区域和CMOS区域；
步骤c、在所述硅外延层上和所述第一硅衬底上形成第一隔离层；
步骤d、在所述CMOS区域依次制备PMOS和NMOS；
步骤e、对所述光电区域的第一隔离层和所述硅外延层进行刻蚀形成第二硅衬底；
步骤f、在所述第二硅衬底上依次淀积形成Ge籽晶层、P型Ge层、N型Ge层、N型Si层、第二隔离层；
步骤g、刻蚀所述第二隔离层、所述N型Si层、所述N型Ge层以在所述光电区域形成光源区域、光波导区域、光探测器区域；
步骤h、在所述光波导上形成第一应变层、所述PMOS区域上形成第二应变层；
步骤i、在所述探测器上形成第三应变层、所述NMOS区域上形成第四应变层以完成所述硅基光互连系统的制备。


2.根据权利要求1所述的制备方法，其特征在于，步骤a包括：
步骤a1、选取第一硅衬底；
步骤a2、在所述第一硅衬底上形成所述硅外延层；
步骤a3、对所述硅外延层进行P型杂质掺杂，掺杂浓度为1016cm-3。


3.根据权利要求1所述的制备方法，其特征在于，步骤b包括：
步骤b1、采用干法刻蚀工艺，在所述硅外延层上刻蚀第一隔离槽形成相互隔离的所述光电区域和所述CMOS区域；
步骤b2、采用干法刻蚀工艺，在所述CMOS区域上刻蚀第二隔离槽，所述第二隔离槽刻蚀到所述硅外延层结构中部，形成PMOS区域和NMOS区域。


4.根据权利要求1所述的制备方法，其特征在于，步骤d包括：
步骤d1、遮挡光电区域和PMOS区域，对所述NMOS区域进行高能磷离子注入形成n阱；
步骤d2、遮挡所述光电区域、所述PMOS区域、所述NMOS区域的栅极，对所述NMOS区域进行硼离子注入，形成PMOS的漏极和源极；
步骤d3、遮挡所述光电区域、所述NMOS区域、所述PMOS区域的栅极，对所述PMOS区域进行磷离子注入，形成NMOS的漏极和源极；
步骤d4、将整个器件进行高温退火。


5.根据权利要求1所述的制备方法，其...

【专利技术属性】
技术研发人员：薛磊，岳庆东，
申请(专利权)人：西安科锐盛创新科技有限公司，
类型：发明
国别省市：陕西;61