三维存储器及其制备方法、电子设备技术

本申请提供了三维存储器及其制备方法、电子设备。其中，制备方法包括提供衬底。在衬底的一侧形成第一叠层结构。形成贯穿第一叠层结构并延伸至衬底的多个第一沟道孔。形成填充第一沟道孔的刻蚀阻挡层。在第一叠层结构和刻蚀阻挡层上形成第二叠层结构。形成贯穿第二叠层结构的多个第二沟道孔。去除刻蚀阻挡层，以使得第一沟道孔与第二沟道孔连通形成沟道孔。通过将相关技术中一步形成的沟道孔，变成分两步法进行制备。先形成靠近底部的第一沟道孔，随后再形成其余的连通第一沟道孔的第二沟道孔。本申请提供的形成方法，可降低沟道孔的形成难度，并形成结构优异的沟道孔，提高沟道孔深度的均匀性。

Three dimensional memory and its preparation method, electronic equipment

【技术实现步骤摘要】
三维存储器及其制备方法、电子设备
本申请属于半导体
，具体涉及三维存储器及其制备方法、电子设备。
技术介绍
由于三维存储器的功耗低、质量轻、并且属于性能优异的非易失存储产品，在电子产品中得到了越来越广泛的应用。但同时用户对三维存储器的期望值与要求也越来越高。例如，在叠层结构上通常需要形成沟道孔，以便于在该沟道孔中形成NAND串以将堆栈结构中的某些部件电性引出。但随着三维存储器层数的增多，即叠层结构深度的增加，导致该沟道孔的底部无法形成或其质量较差，大大增加了沟道孔的形成难度。
技术实现思路
鉴于此，本申请第一方面提供了一种三维存储器的制备方法，所述制备方法包括：提供衬底；在所述衬底的一侧形成第一叠层结构；形成贯穿所述第一叠层结构并延伸至所述衬底的多个第一沟道孔；形成填充所述第一沟道孔的刻蚀阻挡层；在所述第一叠层结构和所述刻蚀阻挡层上形成第二叠层结构；形成贯穿所述第二叠层结构的多个第二沟道孔，并使每个所述第二沟道孔分别对应露出每个所述第一沟道孔内的所述刻蚀阻挡层；以及...

【技术保护点】
1.一种三维存储器的制备方法，其特征在于，所述制备方法包括：/n提供衬底；/n在所述衬底的一侧形成第一叠层结构；/n形成贯穿所述第一叠层结构并延伸至所述衬底的多个第一沟道孔；/n形成填充所述第一沟道孔的刻蚀阻挡层；/n在所述第一叠层结构和所述刻蚀阻挡层上形成第二叠层结构；/n形成贯穿所述第二叠层结构的多个第二沟道孔，并使每个所述第二沟道孔分别对应露出每个所述第一沟道孔内的所述刻蚀阻挡层；以及/n去除所述刻蚀阻挡层，以使得所述第一沟道孔与所述第二沟道孔连通形成沟道孔。/n

【技术特征摘要】
1.一种三维存储器的制备方法，其特征在于，所述制备方法包括：
提供衬底；
在所述衬底的一侧形成第一叠层结构；
形成贯穿所述第一叠层结构并延伸至所述衬底的多个第一沟道孔；
形成填充所述第一沟道孔的刻蚀阻挡层；
在所述第一叠层结构和所述刻蚀阻挡层上形成第二叠层结构；
形成贯穿所述第二叠层结构的多个第二沟道孔，并使每个所述第二沟道孔分别对应露出每个所述第一沟道孔内的所述刻蚀阻挡层；以及
去除所述刻蚀阻挡层，以使得所述第一沟道孔与所述第二沟道孔连通形成沟道孔。


2.如权利要求1所述的制备方法，其特征在于，定义开设所述第一沟道孔的所述第一叠层结构的表面为第一表面，在垂直于所述第一表面的方向上所述沟道孔的深度与在平行于所述第一表面的方向上所述沟道孔的宽度之比为(50-1000)：1。


3.如权利要求1所述的制备方法，其特征在于，定义开设所述第一沟道孔的所述第一叠层结构的表面为第一表面，在垂直于所述第一表面的方向上所述第一沟道孔的深度与在平行于所述第一表面的方向上所述第一沟道孔的宽度之比为(0.1-10)：1。


4.如权利要求1所述的制备方法，其特征在于，定义开设所述第一沟道孔的所述第一叠层结构的表面为第一表面，在垂直于所述第一表面的方向上，所述第一沟道孔的深度与所述第二沟道孔的深度之比为1：(10-100)。


5.如权利要求1所述的制备方法，其特征在于，定义开设所述第一沟道孔的所述第一叠层结构的表面为第一表面，在平行于所述第一表面的方向上，所述第一沟道孔靠近所述第二沟道孔的开口口径大于所述第二沟道孔靠近所述第一沟道孔的开口口径。


6.如权利要求1所述的制备方法，其特征在于，“在所述衬底的一侧形成第一叠层结构”包括：
在所述衬底的上形成牺牲层；
在所述牺牲层上形成第一叠层结构，并使所述第一叠层结构覆盖所述牺牲层。


7.如权利要求6所述的制备方法，其特征在于，在“去除所述刻蚀阻挡层”之后，还包括：
去除所述牺牲层以形成空槽；
在所述空槽内形成半导体材料层。


8.如权利要求6所述的制备方法，其特征在于，在“形成贯穿所述第一叠层结构并延伸至所述衬底的多个第一沟道孔”之后，还包括:
形成贯穿所述第一叠层结构的多个第一栅缝隙；
形成填充所述第一栅缝隙的所述刻蚀阻挡层。


9.如权利要求8所述的制备方法，其特征在于，“形成贯穿所述第一叠层结构的多个第一栅缝隙”包括：
刻蚀所述第一叠层结构形成多个第一栅缝隙，并使所述第一栅缝隙靠近所述衬底的开口与所述第一叠层结构靠近所述衬底的表面齐平。


10.如权利要求8所述的制备方法，其特征在于，在“在所述第一叠层结构和所述刻蚀阻挡层上形成第二叠层结构”之后，还包括：
形成贯穿所述第二叠层结构的多个第二栅缝隙，并使每个所述第二栅缝隙分别对应露出每个所述第一栅缝隙内的所述刻蚀阻挡层。


11.如权利要求10所述的制备方法，其特征在于，在“去除所述刻蚀阻挡层，以使得所述第一沟道孔与所述第二沟道孔连通形成沟道孔”之后，还包括：
在所述沟道孔内形成NAND串，所述NAND串包括沟道层和包围所述沟道层的存储器层；
去除所述第一栅缝隙中的所述刻蚀阻挡层，以使得所述第一栅缝隙与所述第二栅缝隙连通形成栅缝隙；
形成覆盖所述栅缝隙侧壁的保护层；
去除所述牺牲层以形成空槽；
去除所述存储器层...

【专利技术属性】
技术研发人员：吴林春，张坤，周文犀，夏志良，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北;42