【技术实现步骤摘要】
晶体管及其形成方法
本专利技术涉及半导体制造领域，尤其涉及一种晶体管及其形成方法。
技术介绍
在半导体制造中，随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小，为了适应更小的特征尺寸，金属-氧化物半导体场效应晶体管(Metal-Oxide-SemiconductorField-EffectTransistor，MOSFET)的沟道长度也相应不断缩短。然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，因此栅极结构对沟道的控制能力随之变差，栅极电压夹断(pinchoff)沟道的难度也越来越大，使得亚阈值漏电(subthresholdleakage)现象，即所谓的短沟道效应(SCE：short-channeleffects)更容易发生。因此，为了减小短沟道效应的影响，半导体工艺逐渐开始从平面MOSFET向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应晶体管(FinFET)。FinFET中，栅极结构至少可以从两侧对超薄体(鳍部)进行控制，与平面MOSFET相比，栅极结构对沟道的控制能力更强，能够很好...
【技术保护点】
1.一种晶体管的形成方法，其特征在于，包括：/n提供基底，所述基底包括衬底、凸出于所述衬底上分立的鳍部以及位于所述鳍部上的一个或多个沟道叠层，所述沟道叠层包括牺牲层和位于所述牺牲层上的沟道层；/n在所述鳍部上形成栅极结构，所述栅极结构横跨所述沟道叠层，所述栅极结构覆盖所述沟道叠层的部分顶壁和部分侧壁；/n刻蚀所述栅极结构两侧的所述沟道叠层，在所述栅极结构两侧分别形成凹槽；/n通过凹槽底部对位于所述栅极结构下方所述鳍部进行离子掺杂，以增大寄生器件的阈值电压；/n在所述凹槽中形成源漏掺杂层。/n
【技术特征摘要】
1.一种晶体管的形成方法，其特征在于，包括：
提供基底，所述基底包括衬底、凸出于所述衬底上分立的鳍部以及位于所述鳍部上的一个或多个沟道叠层，所述沟道叠层包括牺牲层和位于所述牺牲层上的沟道层；
在所述鳍部上形成栅极结构，所述栅极结构横跨所述沟道叠层，所述栅极结构覆盖所述沟道叠层的部分顶壁和部分侧壁；
刻蚀所述栅极结构两侧的所述沟道叠层，在所述栅极结构两侧分别形成凹槽；
通过凹槽底部对位于所述栅极结构下方所述鳍部进行离子掺杂，以增大寄生器件的阈值电压；
在所述凹槽中形成源漏掺杂层。
2.如权利要求1所述的晶体管的形成方法，其特征在于，通过离子注入的方式在所述鳍部中进行离子掺杂。
3.如权利要求1或2所述的晶体管的形成方法，其特征在于，所述离子掺杂的工艺参数为：注入方向与栅极结构侧壁的夹角为10度至45度，注入能量为1.0KeV至50KeV，注入剂量为1.0E13atm/cm2至1.0E15atm/cm2。
4.如权利要求1所述的晶体管的形成方法，其特征在于，所述掺杂离子的类型与晶体管的类型不同。
5.如权利要求1所述的晶体管的形成方法，其特征在于，所述晶体管为PMOS，掺杂的离子为磷或砷；
或者，
所述晶体管为NMOS，掺杂的离子为硼、铝或镓。
6.如权利要求1所述的晶体管的形成方法，其特征在于，所述晶体管的形成方法还包括：在形成所述凹槽后，对位于所述栅极结构下方所述鳍部进行离子掺杂前，形成覆盖所述凹槽侧壁以及栅极结构侧壁的侧墙层。
7.如权利要求6所述的晶体管的形成方法，其特征在于，所述侧墙层为SiN、SiON、SiBCN或SiCN。
8.如权利要求6所述的晶体管的形成方法，其特征在于，形成侧墙层的步骤包括：形成保形覆盖所述凹槽以及栅极结构的侧墙材料层；
去除所述栅极结构顶部以及所述凹槽底部的侧墙材料层，形成所述侧墙层。
9.如权利要求8所述的晶体管的形成方法，其特征在于，采用原子层沉积工艺或者低压化学气相沉积工艺形成所述侧墙材料层。
10.如权利要求8所述的晶体管的形成方法，其特征在于，
以垂直于所述栅极结构侧壁的方向...
【专利技术属性】
技术研发人员：周飞，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海;31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。