CMOS晶体管中的多晶硅栅极形成制造技术

一种形成半导体装置的方法包含在半导体衬底(105)中形成源极/漏极区(150)，以及在所述半导体衬底(105)之上和所述源极/漏极区(150)之间形成栅极结构(140)。所述栅极结构(140)由在第一衬底温度下沉积在栅极介电层上的第一半导体栅电极层形成。在大于所述第一温度的第二衬底温度下在所述第一半导体栅电极层上沉积第二半导体栅电极层。使所述两个栅电极层退火，以形成单个均质多晶层(120)。

Polysilicon gate formation in CMOS transistors

【技术实现步骤摘要】
【国外来华专利技术】CMOS晶体管中的多晶硅栅极形成本申请总体上涉及半导体装置，并且更具体地涉及在CMOS晶体管中沉积多晶硅栅极以减少晶体管失配。
技术介绍
MOS晶体管中的品质因数(FOM)的匹配可以是许多模拟CMOS应用中的重要的设计参数。这种匹配涉及以相同方式设计并且标称地以相同方式使用的晶体管对之间的统计学差异。在模拟电路块中，与A/D转换器相似，匹配组中的晶体管之间小到一毫伏或更小的阈值电压差可能足以不利地影响采用晶体管的产品的性能和/或产率。典型MOS晶体管包含位于栅极介电层之上的多晶硅栅电极。多晶硅包含掺杂剂原子可以优先沿其扩散的晶界。这种扩散可能使掺杂剂原子集中于栅电极与栅极电介质之间的界面处。此外，掺杂剂原子可能进一步集中于晶界和栅电极与栅极电介质之间的界面的交叉点处。掺杂剂原子的局部集中可能不利地影响各种晶体管FOM的稳定性和匹配，从而限制晶体管作为一部分的电子装置的设计。
技术实现思路
所描述的实例包含可以有益地应用于在集成电路(IC)中制造晶体管的各种方法和装置。此类实施例可以预期提高此类晶体管和IC的性能和/或产率，但除非明确地叙述本文档来自技高网...

【技术保护点】
1.一种形成半导体装置的方法，所述方法包括：/n在半导体衬底中形成源极区和漏极区；以及/n在所述半导体衬底之上并且在所述源极区与所述漏极区之间形成栅电极，其中所述栅电极由在第一衬底温度下沉积在栅极介电层上的第一半导体栅电极层和在大于所述第一温度的第二衬底温度下沉积在所述第一半导体栅电极层上的第二半导体栅电极层形成。/n

【技术特征摘要】
【国外来华专利技术】20171229 US 15/858,5151.一种形成半导体装置的方法，所述方法包括：
在半导体衬底中形成源极区和漏极区；以及
在所述半导体衬底之上并且在所述源极区与所述漏极区之间形成栅电极，其中所述栅电极由在第一衬底温度下沉积在栅极介电层上的第一半导体栅电极层和在大于所述第一温度的第二衬底温度下沉积在所述第一半导体栅电极层上的第二半导体栅电极层形成。


2.根据权利要求1所述的方法，其进一步包括使所述第一半导体栅电极层和所述第二半导体栅电极层退火。


3.根据权利要求2所述的方法，其中在所述退火之后，在所述第一半导体栅电极层与所述第二半导体栅电极层之间定位有残余界面。


4.根据权利要求2所述的方法，其中所述退火产生单个均质多晶硅层。


5.根据权利要求2所述的方法，其中所述第一半导体栅电极层形成为非晶层，并且在所述退火之后，所述非晶层结合到所述栅电极的晶粒中。


6.根据权利要求1所述的方法，其中形成所述栅电极进一步包括在范围为约595℃到约605℃的沉积温度下由硅烷形成所述第一半导体栅电极层。


7.根据权利要求1所述的方法，其中形成所述栅电极进一步包括在范围为约645℃到约655℃的沉积温度下由硅烷形成所述第二半导体栅电极层。


8.根据权利要求1所述的方法，其中所述第一半导体栅电极层以第一生长速率形成，并且所述第二半导体层以约两倍于所述第一生长速率的第二生长速率形成。


9.一种形成半导体装置的方法，所述方法包括：
提供半导体衬底；
将源极/漏极区定位在所述半导体衬底内；
在所述衬底之上在所述源极/漏极区之间形成栅极氧化物层；
在所述栅极氧化物层上以第一生长速率形成第一半导体层；以及
在所述第一半导体层上以第二较...

【专利技术属性】
技术研发人员：P·马哈灵音，U·阿古尔拉姆，
申请(专利权)人：德州仪器公司，
类型：发明
国别省市：美国;US