存储器件及其制造方法技术

本申请公开了一种存储器件及其制造方法。存储器件包括衬底；位于衬底第一表面上的电路结构，电路结构包括第一互连结构；沿第二表面向下延伸到达所述第一表面的至少一个通孔；位于衬底第二表面上方和所述通孔侧壁处的阻挡层；以及位于通孔中的第二导电层，阻挡层将第二导电层与衬底隔离，第二导电层与第一互连结构接触以形成导电通道，导电通道用于将存储器件与外部电路结构电连接。本申请通过直接在硅衬底上刻蚀并且将二氧化硅材料作为阻挡层以避免衬底与金属接触进而出现漏电现象，减少了工艺流程、节约了成本、并且可以得到与现有技术效果基本相同的硅通孔结构。

Memory device and its manufacturing method

【技术实现步骤摘要】
存储器件及其制造方法
本专利技术涉及存储器技术，更具体地，涉及存储器件及其制造方法。
技术介绍
存储器件的存储密度的提高与半导体制造工艺的进步密切相关。随着半导体制造工艺的特征尺寸越来越小，存储器件的存储密度越来越高。为了进一步提高存储密度，已经开发出三维结构的存储器件。为了保证存储器件的位密度，在存储器件中引入硅通孔结构以实现阵列电路晶圆与外围电路晶圆之间的电连接。目前，在制造存储器件时，形成硅通孔结构的制造工艺复杂，成本高。期望进一步改进存储器件的结构及其制造方法，以简化制造存储器件的工艺流程。
技术实现思路
本专利技术的目的是提供一种改进的存储器件及其制造方法，简化了制造存储器件的工艺流程，降低了成本。根据本专利技术的一方面，提供一种存储器件，包括：衬底；位于衬底第一表面上的电路结构，所述电路结构包括第一互连结构；沿所述衬底第二表面向下延伸且到达所述第一表面的至少一个通孔；位于所述通孔侧壁处的阻挡层；以及位于所述通孔中的第二导电层，所述阻挡层将所述第二导电层与所述衬底隔离，第二导电层与所述第一互连结构接触以形成导电通道，所述导电通道用于将所述存储器件与外部电路结构电连接。优选地，所述阻挡层还位于所述衬底第二表面上方。优选地，还包括：至少一个隔离槽，沿所述衬底第二表面并向下延伸到达所述衬底第一表面，所述隔离槽中填满所述阻挡层，相邻两个通孔之间至少设置一个所述隔离槽。优选地，所述第二导电层与所述衬底的第二表面平齐。优选地，所述第二导电层还包括位于所述阻挡层上方的部分。优选地，所述第一互连结构贯穿所述电路结构并延伸至所述通孔中。优选地，所述第一互连结构包括：第一导电层；以及绝缘层，所述绝缘层位于所述第一导电层与所述衬底之间。优选地，所述第一导电层暴露于所述通孔中并与所述第二导电层接触以形成所述导电通道。优选地，所述隔离槽的最大宽度小于所述通孔的最大宽度。根据本专利技术的另一方面，提供一种制造存储器件的方法，包括：在衬底第一表面上形成包括第一互连结构的电路结构；沿所述衬底第二表面并向下延伸形成到达所述衬底第一表面的至少一个通孔；在所述通孔侧壁处形成阻挡层；以及在通孔中形成第二导电层，所述阻挡层将所述第二导电层与所述衬底隔离，其中，第二导电层与所述第一互连结构接触以形成导电通道，所述导电通道用于将所述存储器件与外部电路结构电连接。优选地，还包括：在所述衬底第二表面上方形成阻挡层。优选地，在沿所述第二表面并向下延伸形成到达所述第一表面的至少一个通孔的步骤中还包括：沿所述衬底第二表面并向下延伸形成到达所述衬底第一表面的至少一个隔离槽，相邻两个通孔之间至少设置一个所述隔离槽。优选地，在所述衬底第二表面上方和所述通孔侧壁处形成阻挡层的步骤中还包括：在所述隔离槽中填满所述阻挡层。优选地，在形成所述通孔之前还包括：将所述衬底翻转；在所述衬底的第二表面形成牺牲层；以及在所述牺牲层上形成光学掩膜，并按照所述光学掩膜在衬底中形成所述通孔。优选地，在形成所述阻挡层之前还包括：将所述光学掩膜和所述牺牲层去除。优选地，在通孔中形成第二导电层的步骤包括：沿所述通孔和所述衬底的第二表面淀积金属层；以及回刻蚀所述金属层以形成位于所述通孔中的第二导电层，所述第二导电层与所述衬底的第二表面平齐。优选地，在通孔中形成第二导电层的步骤包括：沿所述通孔侧壁和所述衬底的第二表面淀积金属层以形成第二导电层。优选地，所述隔离槽的最大宽度小于所述通孔的最大宽度。优选地，贯穿所述电路结构并延伸至所述通孔中的第一互连结构，所述第一互连结构包括：第一导电层；以及绝缘层，所述绝缘层位于所述第一导电层与所述衬底之间。优选地，所述第一导电层暴露于所述通孔中并与所述第二导电层接触以形成所述导电通道。优选地，所述牺牲层为抗反射物质层。本专利技术实施例提供的存储器件及其制造方法，直接在硅衬底上刻蚀并且将隔离槽中填充的材料作为阻挡层以避免衬底与金属接触进而出现漏电现象，减少了工艺流程、节约了成本、并且可以得到与现有技术效果基本相同的硅通孔结构，该存储器件中的硅通孔结构简单、可靠性高。附图说明通过以下参照附图对本专利技术实施例的描述，本专利技术的上述以及其他目的、特征和优点将更为清楚。图1示出根据本专利技术第一实施例提供的存储器件结构的截面示意图。图2至图7示出根据本专利技术第二实施例的存储器件在制造过程中各个阶段的截面图。具体实施方式以下将参照附图更详细地描述本专利技术。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，可能未示出某些公知的部分。为了简明起见，可以在一幅图中描述经过数个步骤后获得的半导体结构。应当理解，在描述器件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将器件翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。在本申请中，术语“半导体结构”指在制造存储器件的各个步骤中形成的整个半导体结构的统称，包括已经形成的所有层或区域。在下文中描述了本专利技术的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本专利技术。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本专利技术。本申请的专利技术人注意到目前存储器件的制造工艺复杂，因而提出进一步改进的存储器件及其制造方法。本专利技术可以各种形式呈现，以下将描述其中一些示例。图1示出根据本专利技术第一实施例提供的存储器件结构的截面示意图。如图1所示，存储器件包括衬底101，衬底101包括彼此相对设置的第一表面和第二表面。在衬底101的第一表面上形成电路结构110(为清楚起见，图1中未详细示出该电路结构)，电路结构110例如为CMOS电路或者存储单元阵列或者CMOS电路与存储单元阵列堆叠的半导体结构，还包括贯穿电路结构110并延伸至衬底101的部分区域中的第一互连结构111。进一步地，以电路结构110为存储单元阵列为例，在衬底101的第一表面上形成栅叠层，之后沿栅叠层远离衬底101的表面向下延伸形成多个沟道柱(图中未示出)以及至少一个第一互连结构111。第一互连结构111靠近衬底101的一端沿衬底101的第一表面嵌入衬底101的部分区域，以在后续形成硅通孔结构时起到限位作用。其中，第一互连结构111包括绝缘层和第一导电层，绝缘层将第一导电层分别与电路结构110的栅叠层和衬底隔离。位于衬底101的第二表面上并沿衬底101的第二表面向下延伸的硅通孔结构，硅通孔结构中包括至少一个通孔132，以及位于通孔132侧壁处的阻挡层122。通孔132中还包括贯穿衬底101且与第一互连结构111接触的第二导电层123，阻挡层122位于第二导电层123与衬底101之间。通孔132中暴本文档来自技高网...

【技术保护点】
1.一种存储器件，其中，包括：/n衬底；/n位于衬底第一表面上的电路结构，所述电路结构包括第一互连结构；/n沿所述衬底第二表面向下延伸且到达所述第一表面的至少一个通孔；/n位于所述通孔侧壁处的阻挡层；以及/n位于所述通孔中的第二导电层，所述阻挡层将所述第二导电层与所述衬底隔离，/n其中，第二导电层与所述第一互连结构接触以形成导电通道，所述导电通道用于将所述存储器件与外部电路结构电连接。/n

【技术特征摘要】
1.一种存储器件，其中，包括：
衬底；
位于衬底第一表面上的电路结构，所述电路结构包括第一互连结构；
沿所述衬底第二表面向下延伸且到达所述第一表面的至少一个通孔；
位于所述通孔侧壁处的阻挡层；以及
位于所述通孔中的第二导电层，所述阻挡层将所述第二导电层与所述衬底隔离，
其中，第二导电层与所述第一互连结构接触以形成导电通道，所述导电通道用于将所述存储器件与外部电路结构电连接。


2.根据权利要求1所述的3D存储器件，其中，所述阻挡层还位于所述衬底第二表面上方。


3.根据权利要求1所述的存储器件，其中，还包括：
至少一个所述隔离槽，沿所述衬底第二表面并向下延伸到达所述衬底第一表面，所述隔离槽中填满所述阻挡层，相邻两个通孔之间至少设置一个所述隔离槽。


4.根据权利要求1所述的存储器件，其中，所述第二导电层与所述衬底的第二表面平齐。


5.根据权利要求2所述的存储器件，其中，所述第二导电层还包括位于所述阻挡层上方的部分。


6.根据权利要求1所述的存储器件，其中，所述第一互连结构贯穿所述电路结构并延伸至所述通孔中。


7.根据权利要求6所述的存储器件，其中，所述第一互连结构包括：
第一导电层；以及
绝缘层，所述绝缘层位于所述第一导电层与所述衬底之间。


8.根据权利要求7所述的存储器件，其中，所述第一导电层暴露于所述通孔中并与所述第二导电层接触以形成所述导电通道。


9.根据权利要求3所述的存储器件，其中，所述隔离槽的最大宽度小于所述通孔的最大宽度。


10.一种存储器件的制造方法，其中，包括：
在衬底第一表面上形成包括第一互连结构的电路结构；
沿所述衬底第二表面并向下延伸形成到达所述衬底第一表面的至少一个通孔；
在所述通孔侧壁处形成阻挡层；以及
在通孔中形成第二导电层，所述阻挡层将所述第二导电层与所述衬底隔离，
其中，第二导电层与所述第一互连结构接触以形成导电通道，所述导电通道用于将所述存储器件与外部...

【专利技术属性】
技术研发人员：刘艳云，肖亮，陈赫，朱欢，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北;42