集成级联器件及其制备方法技术

本发明专利技术提供了包括SiC JFET和Si MOSFET的集成级联器件及其制备方法。包括SiC JFET和Si MOSFET的集成级联器件包括：第一外延层包括基底和设置在基底的上表面的中间部分的凸台；第二外延层设置在所述基底的上方，且位于凸台左右方向上相对的两侧；隔离氧化层设置在第一外延层和第二外延层之间；其中，Si MOSFET漏极区和Si MOSFET源极区均从第二外延层的上表面向第二外延层中延伸，SiC JFET栅极区和SiC JFET源极区均从凸台的上表面向第一外延层中延伸。工艺比较容易实现，可实施性强，且连接性好，即使出现断路等问题，在生产过程中也比较容易发现和检修。

Integrated cascade device and its preparation method

【技术实现步骤摘要】
集成级联器件及其制备方法
本专利技术涉及半导体
，具体的，涉及集成级联器件及其制备方法。
技术介绍
相对于Si材料，SiC材料具有高击穿场强、高饱和漂移速度、高热导率等特点，因此，SiC功率器件具有明显的优势，在国家电网、新能源汽车、光伏逆变器等高压高电流场所，SiC功率器件具有耐压高、频率高、散热好、小型化等优点。但常用的SiCMOSFET功率器件栅氧质量存在问题，导致沟道反向载流子迁移率降低、栅氧耐压低、阈值电压发生漂移，导致SiCMOSFET功率器件存在可靠性问题。针对上述问题，有将SiCJFET和SiMOSFET进行集成级联的技术方案，该方案可以解决上述问题，但是在SiCJFET和SiMOSFET级联设置时，仍有许多不足之处，进而导致工艺难度较大，使用性能不能很好的进一步改善。因此，关于半导体功率器件的研究有待深入。
技术实现思路
本专利技术旨在至少在一定程度上解决相关技术中的技术问题之一。为此，本专利技术的一个目的在于提出一种具有耐压高、频率高、散热好、小型化、连接性好、可靠性佳、可实施性强或制备工艺本文档来自技高网...

【技术保护点】
1.一种包括SiC JFET和Si MOSFET的集成级联器件，其特征在于，包括：/n第一外延层，所述第一外延层包括基底和设置在所述基底的上表面的凸台；/n第二外延层，所述第二外延层设置在所述基底的上方，且位于所述凸台左右方向上相对的两侧；/n隔离氧化层，所述隔离氧化层设置在所述第一外延层和所述第二外延层之间；/n其中，Si MOSFET漏极区和Si MOSFET源极区均从所述第二外延层的上表面向所述第二外延层中延伸，SiC JFET栅极区和SiC JFET源极区均从所述凸台的上表面向所述第一外延层中延伸。/n

【技术特征摘要】
1.一种包括SiCJFET和SiMOSFET的集成级联器件，其特征在于，包括：
第一外延层，所述第一外延层包括基底和设置在所述基底的上表面的凸台；
第二外延层，所述第二外延层设置在所述基底的上方，且位于所述凸台左右方向上相对的两侧；
隔离氧化层，所述隔离氧化层设置在所述第一外延层和所述第二外延层之间；
其中，SiMOSFET漏极区和SiMOSFET源极区均从所述第二外延层的上表面向所述第二外延层中延伸，SiCJFET栅极区和SiCJFET源极区均从所述凸台的上表面向所述第一外延层中延伸。


2.根据权利要求1所述的集成及联器件，其特征在于，进一步包括：
SiCJFET第一导电类型欧姆接触金属，所述SiCJFET第一导电类型欧姆接触金属设置在所述SiCJFET源极区的上表面上；
SiCJFET第二导电类型欧姆接触金属，所述SiCJFET第二导电类型欧姆接触金属设置在所述SiCJFET栅极区的上表面上；
SiMOSFET第二导电类型欧姆接触区，所述SiMOSFET第二导电类型欧姆接触区从所述第二外延层的上表面向所述第二外延层中延伸，并与所述SiMOSFET源极区接触设置；
第一连接金属，所述第一连接金属用于电连接所述SiMOSFET漏极区和所述SiCJFET第一导电类型欧姆接触金属；
第二连接金属，所述第二连接金属用于电连接所述SiMOSFET第二导电类型欧姆接触区和所述SiCJFET第二导电类型欧姆接触金属。


3.根据权利要求1所述的集成及联器件，其特征在于，所述凸台的上表面和所述第二外延层的上表面位于同一平面内。


4.根据权利要求2所述的集成级联器件，其特征在于，所述SiCJFET第一导电类型欧姆接触金属的厚度为所述SiCJFET第二导电类型欧姆接触金属的厚度为


5.根据权利要求2所述的集成级联器件，其特征在于，形成所述SiCJFET第一导电类型欧姆接触金属的材料选自镍或镍-铬合金，形成所述SiCJFET第二导电类型欧姆接触金属的材料选自钛或钛铝合金。


6.根据权利要求2所述的集成级联器件，其特征在于，形成所述第一连接金属和所述第二连接金属的材料各自独立的选自铝、铝-硅或铝-硅-铜。


7.根据权利要求2所述的集成级联器件，其特征在于，包括：
背面金属化电极；
SiCJFET漏极区，所述SiCJFET漏极区设置在所述背面金属化电极的上表面上；
所述第一外延层设置在所述SiCJFET漏极区的上表面上；
所述SiCJFET栅极区从所述凸台的上表面延伸至所述基底中，且靠近所述凸台的内侧壁设置，位于所述基底中的所述SiCJFET栅极区延伸至所述第二外延层的下方；
所述SiCJFET源极区位于所述SiCJFET栅极区内侧并与所述SiCJFET栅极区相接触；
SiMOSFET阱区，所述SiMOSFET阱区从所述第二外延层的上表面向所述第二外延层中延伸；
所述SiMOSFET漏极区设置在所述SiMOSFET阱区的左右方向上的两侧；
所述SiMOSFET第二导电类型欧姆接触区从所述SiMOSFET阱区的上表面向下延伸；
所述SiMOSFET源极区接触设置在所述SiMOSFET第二导电类型欧姆接触区左右方向上的两侧；
所述SiCJFET第一导电类型欧姆接触金属接触设置在所述SiCJFET源极区的上表面上；
所述SiCJFET第二导电类型欧姆接触金属接触设置在所述SiCJFET栅极区的上表面上；
SiMOSFET栅氧区，所述SiMOSFET栅氧区设置在所述第二外延层的上表面上，并具有多个第一开口，所述第一开口暴露出所述SiMOSFET漏极区、所述SiMOSFET第二导电类型欧姆接触区和部分所述SiMOSFET源极区；
SiMOSFET栅极导线多晶硅区，所述SiMOSFET栅极导线多晶硅区设置在所述SiMOSFET栅氧区的上表面上；
所述第一连接金属用于电连接所述SiMOSFET漏极区和所述SiCJFET第一导电类型欧姆接触金属；
所述第二连接金属用于电连接所述SiMOSFET第二导电类型欧姆接触区和所述SiCJFET第二导电类型欧姆接触金属，并与所述SiMOSFET源极区部分上表面相接触；
介质层，所述介质层设置在所述第一连接金属和所述第二连接金属之间，用于隔离所述第一连接金属和所述第二连接金属，且所述介质层覆盖所述SiMOSFET栅极导线多晶硅区。


8.一种制备包括SiCJFET和SiMOSFET的集成级联器件的方法，其特征在于，包括：
形成第一外延层，所述第一外延层包括基底和设置在所述基底的上表面的凸台；
形成隔离氧化层，所述隔离氧化层设置在所述基底的上表面上和所述凸台的侧壁上；
形成第二外延层，所述第二外延层设置在所述隔离氧化层暴露的表面上；
分别向所述凸台上表面的两侧和中间位置分别进行离子注入，以便得到SiCJFET栅极区和SiCJFET源极区；
向所述第二外延层上表面进行离子注入，以便得到SiMOSFET漏极区；
...

【专利技术属性】
技术研发人员：刘东庆，
申请(专利权)人：深圳比亚迪微电子有限公司，
类型：发明
国别省市：广东;44