一种抗静电外延结构制造技术

本实用新型专利技术公开了一种抗静电外延结构，所述外延结构包括衬底，依次设于衬底上的第一半导体层、有源层和第二半导体层，所述第二半导体层包括P型AlGaN层、P型GaN层和高静电层，所述P型GaN层设置在P型AlGaN层上，所述高静电层插入在P型GaN层中；所述高静电层包括无掺杂GaN层和/或低掺杂GaN层，所述无掺杂GaN层由掺杂浓度为零的GaN制成，所述低掺杂GaN层由p‑GaN制成，掺杂浓度为a；所述P型GaN层由p‑GaN制成，掺杂浓度为b，a＜b。本实用新型专利技术在P型GaN层中插入高静电层，有效提高外延结构的抗静电能力。

An antistatic epitaxial structure

【技术实现步骤摘要】
一种抗静电外延结构
本技术涉及发光二极管
，尤其涉及一种抗静电外延结构。
技术介绍
氮化镓(GaN)是宽禁带材料，电阻率高，GaN基LED芯片在生产、运送过程中产生的静电电荷不易消失，累积到一定程度可以产生很高的静电电压。蓝宝石衬底的LED芯片正负电极位于芯片同一侧，间距很小，因此对静电的承受能力很小，极易被静电击穿失效，影响器件的寿命。目前传统的GaN基LED外延生长结构过程为：500℃先在蓝宝石衬底上生长一层低温GaN缓冲层；然后接着在1100℃下生长一层未掺杂的高温GaN；再接着高温生长一层掺杂SiH4的n型GaN层,这一层提供复合发光的电子；然后接着在750～850℃下生长几个周期的GaN/InGaN的量子阱和量子垒作为LED的发光层，该层是GaN基LED外延的核心部分；然后在950℃左右生长掺杂Mg的P型AlGaN层，起到阻挡电子的作用；最后在1000℃左右生长一层掺杂Mg的P型GaN层，这一层提供复合发光的空穴；最后是退火过程。目前LED外延生长过程中，有源层多采用几个周期结构GaN/InGaN量子阱垒区，电子和空穴在能带较窄的阱层InGaN材料中复合发光。由于两种材料的晶格常数不同容易产生极化效应，引起位错缺陷，如果这种缺陷得不到有效控制，穿过GaN/InGaN量子阱垒区的线位错会导致大量表面缺陷，形成漏电通道，进而影响芯片承受抗静电的能力。所以有效改善有源发光层的结晶质量对提升LED芯片的抗静电能力非常重要。
技术实现思路
本技术所要解决的技术问题在于，提供一种抗静电外延结构，有效提高外延结构的抗静电能力。为了解决上述技术问题，本技术提供了一种抗静电外延结构，包括衬底，依次设于衬底上的第一半导体层、有源层和第二半导体层，所述第二半导体层包括P型AlGaN层、P型GaN层和高静电层，所述P型GaN层设置在P型AlGaN层上，所述高静电层插入在P型GaN层中；所述高静电层包括无掺杂GaN层和/或低掺杂GaN层，所述无掺杂GaN层由掺杂浓度为零的GaN制成，所述低掺杂GaN层由p-GaN制成，掺杂浓度为a；所述P型GaN层由p-GaN制成，掺杂浓度为b，a＜b。作为上述方案的改进，所述高静电层的厚度为P型GaN层的厚度的40％～50％，所述高静电层的厚度为20～100nm。作为上述方案的改进，所述高静电层将P型GaN层分为第一P型GaN层和第二P型GaN层，其中，第一P型GaN层的掺杂浓度为b1，第二P型GaN层的掺杂浓度为b2，b1≥b2。作为上述方案的改进，第一P型GaN层的厚度为第二P型GaN层的厚度的1.2～1.5倍。作为上述方案的改进，b1≥b2＞a。作为上述方案的改进，所述第二半导体层包括P型AlGaN层，以及3～8个循环周期的第一P型GaN层、无掺杂GaN层、低掺杂GaN层和第二P型GaN层。作为上述方案的改进，所述衬底和第一半导体层之间还依次设有缓冲层和UGaN层。作为上述方案的改进，所述缓冲层由GaN制成，厚度为400～600埃。作为上述方案的改进，所述UGaN层由GaN制成，厚度为10000～30000埃。作为上述方案的改进，所述P型AlGaN层由p-AlGaN制成，掺杂浓度为c，c＜b。实施本技术，具有如下有益效果：本技术在P型GaN层中插入高静电层，会形成三种效应，具体如下：一、本技术的高静电层由于没有掺杂或掺杂的浓度低于P型GaN层，因此与P型GaN层配合，可以形成更多有效空穴，提高与电子复合的发光效率，又可以降低工作电压，还可以保证晶体质量，一定程度上改善整体的抗静电能力。具体的，由于高静电层的掺杂浓度低，P型GaN层对有源层发出的光吸收变得不明显，因此可以增加P型GaN层的厚度，使得反向静电流不易击穿P型GaN层，提升静电能力。此外，高静电层将P型GaN层分为第一P型GaN层和第二P型GaN层，第一P型GaN层设置在P型AlGaN层上，由于P型AlGaN层作为电子阻挡层，因此与第一P型GaN层配合，可以降低工作电压。进一步，所述P型AlGaN层由掺杂了Mg的GaN制成，掺杂浓度为c，其中，c＜b。通过上述掺杂浓度的变化，可以进一步加强第一P型GaN层和P型AlGaN层的配合。二、由于高静电层插入在P型GaN层中，使得P型GaN层的浓度发生变化，形成高低高的浓度变化，从而产生电容效应。三、P型GaN层中的浓度变化，同时改变了P型GaN层的电阻高低，在静电电流通过P型GaN层中时，会因此分散开，避免集中烧毁，也提升了可靠度。附图说明图1是本技术外延结构的示意图。具体实施方式为使本技术的目的、技术方案和优点更加清楚，下面将结合附图对本技术作进一步地详细描述。参见图1，本技术提供的一种抗静电外延结构，包括衬底10，依次设于衬底10上的第一半导体层40、有源层50和第二半导体层60。本技术的衬底10优选为蓝宝石衬底10，但不限于此。本技术的第一半导体层40为N型GaN层。为了提高外延结构的晶体质量，减少衬底10和GaN层之间的应力缺陷，所述衬底10和第一半导体层40之间还依次设有缓冲层20和UGaN层30。本技术的有源层50由若干个周期的量子垒层和量子阱层交替形成，所述量子垒层由GaN/AlGaN超晶格结构组成，所述量子阱层由InGaN组成。本技术的有源层50采用了调制掺杂的GaN/AlGaN超晶格结构，这种结构能够有效的引导冲击电流，使脉冲电流在GaN/AlGaN结构的二维电子气中，在横向方向上传导，使得脉冲电流的密度分布更加均匀，从而使LED芯片被击穿的可能性得到很大的降低，可以有效的提升LED芯片的抗静电能力。本技术有源层50的厚度为200nm～300nm，其中每个周期的量子阱层的厚度为3nm～4nm，每个周期的量子垒层的厚度为12nm～16nm；其中，构成量子垒的超晶格结构中GaN的厚度为1.5nm～3nm，超晶格结构中AlGaN的厚度为1.5nm～3nm。本技术的第二半导体层60包括P型AlGaN层61、P型GaN层62和高静电层63，所述P型GaN层62设置在P型AlGaN层61上，所述高静电层63插入在P型GaN层62中，所述高静电层63包括无掺杂GaN层和/或低掺杂GaN层。所述无掺杂GaN层由GaN制成，掺杂浓度为零，所述低掺杂GaN层由p-GaN制成，掺杂浓度为a，其中p-GaN是指GaN中掺杂了Mg或Zn的材料；所述P型GaN层由p-GaN制成，掺杂浓度为b，其中，a＜b。优选的，所述低掺杂GaN层的掺杂浓度a小于1*1019atom/cm3。本技术在P型GaN层62中插入高静电层63，会形成三种效应，具体如下：一、本技术的高静电层63由于没有掺杂或掺杂的浓度低于P型GaN层62，因此与P型GaN层62配合，可以形成更多有效空本文档来自技高网...

【技术保护点】
1.一种抗静电外延结构，包括衬底，依次设于衬底上的第一半导体层、有源层和第二半导体层，其特征在于，所述第二半导体层包括P型AlGaN层、P型GaN层和高静电层，所述P型GaN层设置在P型AlGaN层上，所述高静电层插入在P型GaN层中；/n所述高静电层包括无掺杂GaN层和/或低掺杂GaN层，所述无掺杂GaN层由掺杂浓度为零的GaN制成，所述低掺杂GaN层由p-GaN制成，掺杂浓度为a；/n所述P型GaN层由p-GaN制成，掺杂浓度为b，a＜b。/n

【技术特征摘要】
1.一种抗静电外延结构，包括衬底，依次设于衬底上的第一半导体层、有源层和第二半导体层，其特征在于，所述第二半导体层包括P型AlGaN层、P型GaN层和高静电层，所述P型GaN层设置在P型AlGaN层上，所述高静电层插入在P型GaN层中；
所述高静电层包括无掺杂GaN层和/或低掺杂GaN层，所述无掺杂GaN层由掺杂浓度为零的GaN制成，所述低掺杂GaN层由p-GaN制成，掺杂浓度为a；
所述P型GaN层由p-GaN制成，掺杂浓度为b，a＜b。


2.如权利要求1所述的抗静电外延结构，其特征在于，所述高静电层的厚度为P型GaN层的厚度的40％～50％，所述高静电层的厚度为20～100nm。


3.如权利要求2所述的抗静电外延结构，其特征在于，所述高静电层将P型GaN层分为第一P型GaN层和第二P型GaN层，其中，第一P型GaN层的掺杂浓度为b1，第二P型GaN层的掺杂浓度为b2，b1≥b2。


4.如权利要求3所述的抗静电外...

【专利技术属性】
技术研发人员：仇美懿，庄家铭，
申请(专利权)人：佛山市国星半导体技术有限公司，
类型：新型
国别省市：广东;44