半导体封装结构制造技术

本发明专利技术提供一种半导体封装结构包括导线架、芯片、胶层以及封装胶体。导线架包括承载座与多个引脚。承载座具有上表面、相对于上表面的下表面、连接上表面的侧表面以及位于上表面与侧表面之间的第一转角。芯片设置于承载座的上表面且电性连接多个引脚。芯片通过胶层连接承载座。胶层覆盖承载座的上表面及部分侧表面，且包覆承载座的第一转角。封装胶体覆盖导线架、芯片及胶层。

Semiconductor package structure

【技术实现步骤摘要】
半导体封装结构
本专利技术涉及一种封装结构，尤其涉及一种半导体封装结构。
技术介绍
半导体封装技术包含有许多封装形态，其中属于扁平封装系列的四方/二方扁平无外引脚(QFN/DFN)封装具有较短的信号传递路径及相对较快的信号传递速度，因此四方/二方扁平无外引脚封装适用于高频传输的芯片封装，且为低脚位(lowpincount)封装形态的主流之一。一般而言，QFN/DFN封装所采用的导线架的制做是将金属薄板以蚀刻的方式形成芯片承载座与多个引脚。蚀刻液由金属薄板底面流入使得最终形成的承载座或引脚具有略呈弧状的侧壁，且承载座或引脚的顶面与侧壁之间形成较锐利的夹角，导致应力易集中于该处。在后续的温度循环测试(TemperatureCycleTest,TCT)或实际产品的应用中，包覆导线架的封装胶体(moldingcompound)易因热胀冷缩从承载座或引脚较锐利的夹角处开始破裂(crack)，甚至还会破裂至半导体封装外，进而降低封装体的可靠度。因此，如何克服上述半导体封装受热后产生破裂的技术问题，便成为当前亟待解决的问题之一。
技术实现思路
本专利技术提供一种半导体封装结构，具有良好的可靠度。本专利技术的半导体封装结构包括导线架、芯片、胶层以及封装胶体。导线架包括承载座与多个引脚。承载座具有上表面、相对于上表面的下表面、连接上表面的侧表面以及位于上表面与侧表面之间的第一转角。芯片设置于承载座的上表面，且电性连接多个引脚。芯片通过胶层连接承载座。胶层覆盖承载座的上表面及部分侧表面，且包覆承载座的所述第一转角。封装胶体覆盖导线架、芯片及胶层。在本专利技术的一实施例中，上述的胶层的弹性模数小于封装胶体的弹性模数。在本专利技术的一实施例中，上述的芯片延伸超出承载座的第一转角。在本专利技术的一实施例中，上述的各引脚具有顶面、连接顶面的侧壁以及位于顶面与侧壁之间的第二转角，且芯片与胶层延伸至部分多个引脚的顶面，胶层包覆部分多个引脚的第二转角。在本专利技术的一实施例中，上述的承载座还具有第一凹陷。第一凹陷使侧表面包括第一侧表面与第二侧表面，且下表面包括第一下表面与第二下表面，其中第一侧表面较第二侧表面远离承载座的中心，第二下表面较第一下表面远离上表面。在本专利技术的一实施例中，上述的胶层包覆承载座的所述第一侧表面。在本专利技术的一实施例中，上述的胶层进一步包覆第一下表面。在本专利技术的一实施例中，上述的各引脚具有顶面、相对于顶面的底面、连接顶面的侧壁、位于顶面与侧壁之间的第二转角以及第二凹陷。第二凹陷使侧壁包括第一侧壁与第二侧壁，且底面包括第一底面与第二底面，其中第二侧壁较第一侧壁远离承载座，第二底面较第一底面远离顶面，芯片与胶层延伸至部分多个引脚的顶面，胶层包覆部分多个引脚的第二转角。在本专利技术的一实施例中，上述的胶层包覆承载座的第一侧表面与部分多个引脚的第一侧壁。在本专利技术的一实施例中，上述的胶层进一步包覆承载座的第一下表面部分多个与引脚的第一底面。基于上述，本专利技术的半导体封装结构利用弹性较佳的胶层包覆承载座的第一转角，帮助消散易集中于第一转角的应力，以降低封装胶体于温度循环测试或后续的产品运作时因热胀冷缩而自第一转角处破裂的现象，进而提升半导体封装结构的可靠度。为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。附图说明图1至图8是本专利技术一些实施例的半导体封装结构的剖面示意图。附图标号说明：100、100A～100G：半导体封装结构110：导线架120：承载座121：上表面122：下表面122a：第一下表面122b：第二下表面123：侧表面123a：第一侧表面123b：第二侧表面124：第一凹陷130：引脚131：顶面132：底面132a：第一底面132b：第二底面133：侧壁133a：第一侧壁133b：第二侧壁134：第二凹陷140、140A：芯片141：主动表面150、150A～150G：胶层160：封装胶体170：导线R1：第一转角R2：第二转角G：间隙具体实施方式参照本实施例的附图以更全面地阐述本专利技术。然而，本专利技术亦可以各种不同的形式体现，而不应限于本文中所述的实施例。附图中的层或区域的厚度、尺寸或大小会为了清楚起见而放大。相同或相似的参考号码表示相同或相似的元件，以下段落将不再一一赘述。图1至图8是本专利技术一些实施例的半导体封装结构的剖面示意图。请先参考图1，半导体封装结构100包括导线架110，其中导线架110包括承载座120与多个引脚130。承载座120具有上表面121、相对于上表面121的下表面122、连接上表面121的侧表面123以及位于上表面121与侧表面123之间的第一转角R1。另一方面，引脚130具有顶面131、相对于顶面131的底面132、连接顶面131的侧壁133以及位于顶面131与侧壁133之间的第二转角R2。此外，多个引脚130以一间隙G设置于承载座120的周围。多个引脚130可以是设置于承载座120的相对两边，也可包围承载座120的四边，本专利技术对此不作限制。在本实施例中，半导体封装结构100还包括芯片140。芯片140设置于承载座120的上表面121。另一方面，如图1所示，芯片140可延伸超出承载座120的第一转角R1，但不与引脚130的顶面131接触。换句话说，芯片140可以仅延伸至间隙G的上方。特别说明的是，本专利技术不限制芯片140的种类，可视实际设计需求而定。此外，如图1所示，芯片140可采用打线接合(wirebonding)的方式电性连接至引脚130。举例来说，导线170可以连接位于芯片140的主动表面141的接垫(未示出)与引脚130的顶面131，其中芯片140的主动表面141远离承载座120的上表面121。特别说明的是，上述导线的连接方式可视实际制程需求而调整。在本实施例中，半导体封装结构100还包括胶层150。芯片140通过胶层150连接承载座120。胶层150覆盖承载座120的上表面121及部分侧表面123，且包覆承载座120的第一转角R1。在本实施例中，胶层150可以是高弹性的胶膜，且胶层150可以先形成于芯片140的背表面(相对于主动表面141的面)，并且可在芯片接合制程中通过热压方式使胶层150包覆住承载座120的上表面121及部分侧表面123。换言之，承载座120的第一转角R1会埋入胶层150中。另一方面，在本实施例中，胶层150的宽度是等于芯片140的宽度，但本专利技术不限于此。在本实施例中，半导体封装结构100还包括封装胶体160。封装胶体160覆盖导线架110、芯片140及胶层150。较佳地，胶层150的弹性模数(modulusofelasticity)可以是小于封装胶体160的弹性模数。举例而言，在25℃本文档来自技高网...

【技术保护点】
1.一种半导体封装结构，其特征在于，包括：/n导线架，包括承载座与多个引脚，其中所述承载座具有上表面、相对于所述上表面的下表面、连接所述上表面的侧表面以及位于所述上表面与所述侧表面之间的第一转角；/n芯片，设置于所述承载座的所述上表面，且电性连接所述多个引脚；/n胶层，所述芯片通过所述胶层连接所述承载座，其中所述胶层覆盖所述承载座的所述上表面及部分所述侧表面，且包覆所述承载座的所述第一转角；以及/n封装胶体，覆盖所述导线架、所述芯片及所述胶层。/n

【技术特征摘要】
20181211 TW 1071444151.一种半导体封装结构，其特征在于，包括：
导线架，包括承载座与多个引脚，其中所述承载座具有上表面、相对于所述上表面的下表面、连接所述上表面的侧表面以及位于所述上表面与所述侧表面之间的第一转角；
芯片，设置于所述承载座的所述上表面，且电性连接所述多个引脚；
胶层，所述芯片通过所述胶层连接所述承载座，其中所述胶层覆盖所述承载座的所述上表面及部分所述侧表面，且包覆所述承载座的所述第一转角；以及
封装胶体，覆盖所述导线架、所述芯片及所述胶层。


2.根据权利要求1所述的半导体封装结构，其特征在于，所述胶层的弹性模数小于所述封装胶体的弹性模数。


3.根据权利要求1所述的半导体封装结构，其特征在于，所述芯片延伸超出所述承载座的所述第一转角。


4.根据权利要求3所述的半导体封装结构，其特征在于，各所述引脚具有顶面、连接所述顶面的侧壁以及位于所述顶面与所述侧壁之间的第二转角，且所述芯片与所述胶层延伸至部分所述多个引脚的所述顶面，所述胶层包覆部分所述多个引脚的所述第二转角。


5.根据权利要求1所述的半导体封装结构，其特征在于，所述承载座还具有第一凹陷，所述第一凹陷使...

【专利技术属性】
技术研发人员：周世文，
申请(专利权)人：南茂科技股份有限公司，
类型：发明
国别省市：中国台湾;71