用于制造光学器件的方法技术

本发明专利技术涉及光学器件的技术领域。本发明专利技术具体提出了一种用于制造光学器件的方法。光学器件可以是发光二极管(LED)器件，例如微型LED(μLED)器件或光电二极管(PD)器件，例如成像器。该方法包括在第一半导体晶片上处理包括多个化合物半导体LED或化合物半导体PD的阵列以及多个第一接触，每个第一接触被电连接至诸LED或PD之一。该方法进一步包括在第二半导体晶片上处理CMOS IC和被电连接到CMOS IC的多个第二接触。该方法进一步包括将第一半导体晶片与第二半导体晶片混合粘合，以使得多个LED或PD经由第一和第二接触分别连接至CMOS IC。本发明专利技术还提出一种光学器件，尤其是由所提出的方法得到的光学器件。

Methods for manufacturing optical devices

【技术实现步骤摘要】
用于制造光学器件的方法
本专利技术涉及光学器件的
本专利技术具体提出了一种用于制造光学器件的方法，并且提出了该光学器件本身。例如，光学器件是发光二极管(LED)器件，尤其是微型LED(μLED)器件，或者是光电二极管(PD)器件，尤其是基于光电二极管的成像器。该方法和光学器件分别特别地适用于μLED显示器。
技术介绍
为了实现下一代增强现实(AR)眼镜，与现有显示器(尤其是有机发光二极管(OLED)、硅上液晶(LCOS)或数字光处理(DLP)显示器)相比，在分辨率、亮度和能耗方面需要经强有力地改进的投影微显示器技术。在开发中的最有前景的微显示器技术是在互补金属氧化物半导体(CMOS)上采用一个或多个μLED器件的μLED显示器。这项技术的目标是约为3μmLED像素间距的分辨率，伴随亮度超过100万尼特且效率为至少10％外部量子效率(EQE)。开发中的新μLED器件中的主要挑战是如何在带有Si-CMOS(有源矩阵读出)IC(通常在8”-12”晶片上被制成)的4”-6”晶片上集成间隔得非常紧的LED(这些LED通常使用III-V或III-N(例如GaN)半导体材料(外延层)制成)。即，如何在不造成LED的过多效率下降的情况下以足够小的LED像素间距实现集成。值得注意的是，效率下降对经缩放的LED而言相当常见。在这方面，值得注意的是－无论集成如何被完成－给定经缩放的LED的EQE都是次要问题，其直接与LED有源发光区域的孔径或填充因子相联系。经缩放的III-N或III-VLED在MESA边缘的侧壁处具有归因于缺陷的非辐射重组，这在电荷载流子的扩散长度内是严重的。因此，这样的经缩放的LED的效率下降主要与LED的周长与面积比相关。在具有固定目标分辨率(例如3μm)的LED阵列的上下文中，这意味着有源半导体区域与总体上的LED像素大小(其中LED像素还包括到毗邻LED的距离)相比应尽可能得大。在下文中，这被称为LED孔径或填充因子。当具有间隔得非常紧的PD(光捕捉二极管)的PD器件要与CMOSIC相集成时，也会产生与上面关于LED器件的制造所描述的相类似的问题。例如，当具有非常小的PD像素间距的成像器要被制造时。
技术实现思路
鉴于上面提到的挑战，本专利技术的各实施例旨在改进光学器件，尤其是适合于μLED显示器的LED器件或者PD器件的制造。由此，目的是制造并提供一种带有阵列的光学器件，该阵列具有非常小的像素间距但具有高效率。具体而言，当缩放LED或PD时，应经历仅非常小的效率下降。LED器件应尤其是LED像素间距为3μm或更小的μLED器件。同样，对于PD器件，3μm或更小的PD像素间距应是可能的。光学器件的制造过程应进一步是高效的，并应允许达成高成品率。此外，光学器件总体上应具有紧凑的大小。通过所附独立权利要求中提供的本专利技术的各实施例来实现本专利技术的目的。这些实施例的有利实现在从属权利要求中被定义。本专利技术的各实施例基于以下认识－尽管原则上若干种常规的集成选项将可用于将化合物半导体LED或PD(前平面)与CMOS读出(背平面)相集成－仅一些集成选项适合于全晶片单片(monolithic)集成，并因而具有达成所需集成目标的能力。此外，并非所有可用于单片集成的集成选项也都适合于在LED或PD的效率下降同时被避免或抑制的情况下达成例如μLED显示器所需的非常小的LED或PD像素间距。此外，本专利技术的各实施例基于以下洞察－不管被选择用于将化合物半导体LED或PD与CMOS读出IC相组合的集成方法如何－都应避免通孔存在于LED/PD阵列内(尤其不是硅通孔(TSV)或超通孔(super-via))以将LED或PD与CMOSIC相连接。在阵列外部具有通孔不是问题。另外，各实施例还考虑到：导致底部LED接触具有比例如LED的MESA蚀刻的量子阱更大的大小的任何办法将负面地影响LED的效率。此外，考虑了可能不允许蚀刻LED的量子阱、而是仅允许经掺杂的注入层的任何集成方法在经缩放的尺寸处都将在性能上优越。总而言之，基于以上考虑，本专利技术的一实施例提出了一种方法(工艺流程)，其采用晶片到晶片(W2W)混合粘合以将LED或PD与CMOSIC相集成。该方法避免了LED/PD阵列中的通孔并实现了底部接触，该底部接触不大于LED的量子阱区域或不大于PD的有源二极管区域。该方法可以被拆分成用于LED/PD阵列的处理流程(其可以在W2W混合粘合之前被完成)，以及用于LED/PD阵列的后处理流程(其可以在W2W混合粘合之后被完成)。本专利技术的第一方面提供了一种用于制造光学器件的方法，该方法包括：在第一半导体晶片上处理包括多个化合物半导体LED或化合物半导体PD的阵列；在第一半导体晶片上处理多个第一接触，每个第一接触被电连接到诸LED或PD中的一者；在第二半导体晶片上处理CMOSIC；在第二半导体晶片上处理被电连接到CMOSIC的多个第二接触；以及将第一半导体晶片混合粘合至第二半导体晶片，以使得多个LED或PD经由第一和第二接触被个体地连接到CMOSIC。通过使用W2W混合粘合将第一半导体晶片粘合到第二晶片，可以以3μm或甚至更小的LED/PD像素间距的目标分辨率制造包括LED/PD阵列和CMOS读出的集成光学器件。具体而言，因为两个半导体晶片可以被分开地处理，于是可以被混合粘合以集成阵列和CMOS读出。第一半导体晶片可以包括载体基板(载体晶片)、在载体晶片上的阵列，以及在载体晶片和/或阵列上被处理的另外的层，这导致阵列上方的粘合表面。为此，在第一半导体晶片上对阵列的处理可以意味着首先由设置在载体晶片上的化合物半导体LED或PD层构成多个LED或PD，并接着获得粘合表面，以便获得准备好粘合的第一半导体晶片。在经由粘合表面将第一半导体晶片粘合到第二半导体晶片之后，载体晶片可被移除。值得注意的是，对阵列进行处理并不一定意味着无法施加进一步的后处理，以便分别完成阵列或各个个体LED或PD。换言之，在混合粘合步骤之前不必完全地处理阵列。然而，应该至少以已经处理了LED或PD的至少一个接触(包括用于每个LED或PD的有源区域)的程度来处理阵列。阵列的化合物半导体LED或PD是基于化合物半导体材料或由半导体材料制成，尤其是由III-V或II-VI半导体材料制成的LED或PD。例如，LED可以是GaN基LED(例如由GaN和/或AlGaN制成)，或者可以是由AlGaInP制成的LED。PD可以是例如由InP制成的InP基PD。此外，可以并行地制造多个光学器件，因而，可以在第一半导体晶片上处理多个LED/PD阵列。在该情形中，在第一半导体晶片上对阵列的处理可以包括以下步骤：获得多个化合物半导体堆叠，每个堆叠包括LED或PD层并且对应于被重构在硅基载体晶片上的光学器件/阵列中的一者。在该方法的一实现中，在无需通过在多个LED或PD之间的阵列的任何VIA的情况下处理该阵列。因而，LED/PD像素间距可被减小，同时LED/PD孔径可被最大化。与混合粘合相组合的这种阵列的布置为制造例如具有非常高的目本文档来自技高网...

【技术保护点】
1.用于制造光学器件(30)的方法(10)，所述方法包括：/n在第一半导体晶片上处理(11)包括多个化合物半导体发光二极管LED或化合物半导体光电二极管PD(31a)的阵列(31)，/n在所述第一半导体晶片上处理(12)多个第一接触(32)，每个第一接触(32)被电连接到所述LED或PD(31a)中的一者，/n在第二半导体晶片上处理(13)互补金属氧化物半导体CMOS集成电路IC(33)，/n在所述第二半导体晶片上处理(14)被电连接到所述CMOS IC(33)的多个第二接触(34)，以及/n将所述第一半导体晶片混合粘合(15)到所述第二半导体晶片，以使得所述多个LED或PD(31a)经由所述第一和第二接触(32、34)被个体地连接到所述CMOS IC(33)。/n

【技术特征摘要】
20181210 EP 18211315.91.用于制造光学器件(30)的方法(10)，所述方法包括：
在第一半导体晶片上处理(11)包括多个化合物半导体发光二极管LED或化合物半导体光电二极管PD(31a)的阵列(31)，
在所述第一半导体晶片上处理(12)多个第一接触(32)，每个第一接触(32)被电连接到所述LED或PD(31a)中的一者，
在第二半导体晶片上处理(13)互补金属氧化物半导体CMOS集成电路IC(33)，
在所述第二半导体晶片上处理(14)被电连接到所述CMOSIC(33)的多个第二接触(34)，以及
将所述第一半导体晶片混合粘合(15)到所述第二半导体晶片，以使得所述多个LED或PD(31a)经由所述第一和第二接触(32、34)被个体地连接到所述CMOSIC(33)。


2.根据权利要求1所述的方法(10)，其特征在于
在无需任何通过在所述多个LED或PD(31a)之间的所述阵列(31)的竖直互连访问VIA的情况下处理所述阵列(31)。


3.根据权利要求1或2所述的方法(10)，其特征在于，所述阵列(31)包括多个LED(31)，并且在所述第一半导体晶片上处理(12)所述阵列(31)包括：
在所述第一半导体晶片上生长或转移所述LED层(60、61、62)，其中所述LED层(60、61、62)包括量子阱层(61)和所述量子阱层(61)上的高掺杂接触层(60)，以及
通过蚀刻所述LED层(60、61、62)来构造所述多个LED(31a)，其中所述高掺杂接触层(60)被蚀刻，但所述量子阱层(61)不被蚀刻。


4.根据权利要求1至3中的一项所述的方法(10)，其特征在于：
每个第一接触(32)被从下方电连接到所述LED或PD(31a)中的不同的一者。


5.根据权利要求1至4中的一项所述的方法(10)，其特征在于，在所述混合粘合(15)之前，在所述第一半导体晶片上处理(12)所述多个第一接触(32)包括：
处理多个接触层(32a)，每个接触层(32a)被施加到所述LED或PD(31a)中的不同的一者的底表面，以及
处理多个VIA(32b)，每个VIA(32b)被从下方电连接到所述接触层(32a)之一，并从所述接触层(32a)延伸到所述第一半导体晶片的粘合表面。


6.根据权利要求5所述的方法(10)，其特征在于
每个接触层(32a)的大小等于或小于其被施加到的所述LED或PD(31a)的有源区域的大小。


7.根据权利要求1至6中的一项所述的方法(10)，其特征在于，在所述混合粘合(15)之后：
在所述第一半导体晶片上处理(21)至少一个第三接触(35)，所述至少一个第三接触(35)被从上方电连接到所述多个LED或PD(31a)。

<...

【专利技术属性】
技术研发人员：S·斯台德，A·米特雅辛，E·贝内，M·罗斯莫伦，
申请(专利权)人：IMEC非营利协会，
类型：发明
国别省市：比利时;BE