【技术实现步骤摘要】
单芯片防雷击保护电路及其器件结构
本专利技术属于电子科学与
,涉及一种基于集成电路片上静电泄放(ElectroStaticDischarge简称ESD)防护技术的雷击浪涌保护的器件及电路。
技术介绍
在高速通信领域,通信接口(如RS232、RS485、USB2.0等)必须考虑电磁兼容与浪涌失效问题。在实际应用中,也经常出现高频高速接口由于雷击或者接地不良而导致电路聚集大量电荷。常用的浪涌防护器件主要有功率电阻、压敏电阻、瞬态电压抑制器(TVS)及气体放电管,单片集成TVS管与限流电阻作为防护电路。现有的雷击保护一般外跨压敏电阻与气体放电管、TVS等元件进行保护,并且针对每个端口的保护需要匹配和选择,难以实现单芯片集成,然而大功率TVS管用于抗浪涌场景,仅仅外挂式并不可行,内部电路主要是否具有一定的抗浪涌能力以及具备多少的抗浪涌能力限制了TVS管的选型与抗浪涌电路的选择。因此,工程中迫切需要一种集成、可兼容且可靠性高的防雷击电路。
技术实现思路
针对上述传统防雷击技术中出现的难集成、可靠性低的 ...
【技术保护点】
1.一种单芯片防雷击保护电路,其特征在于,包括第一大功率电阻、第二大功率电阻、第一齐纳管、第二齐纳管、第三齐纳管、第四齐纳管、第一双向TVS管和第二双向TVS管,/n第一大功率电阻一端连接所述单芯片防雷击保护电路的输入端,另一端连接第一齐纳管的阴极、第二齐纳管的阳极、第一双向TVS管的一端和逻辑电路的输入端;所述逻辑电路为待进行雷击保护的电路;/n第二大功率电阻一端连接所述单芯片防雷击保护电路的输出端,另一端连接第三齐纳管的阴极、第四齐纳管的阳极、第二双向TVS管的一端和所述逻辑电路的输出端;/n第一双向TVS管的另一端和第二双向TVS管的另一端接地;/n第二齐纳管的阴极和 ...
【技术特征摘要】
1.一种单芯片防雷击保护电路,其特征在于,包括第一大功率电阻、第二大功率电阻、第一齐纳管、第二齐纳管、第三齐纳管、第四齐纳管、第一双向TVS管和第二双向TVS管,
第一大功率电阻一端连接所述单芯片防雷击保护电路的输入端,另一端连接第一齐纳管的阴极、第二齐纳管的阳极、第一双向TVS管的一端和逻辑电路的输入端;所述逻辑电路为待进行雷击保护的电路;
第二大功率电阻一端连接所述单芯片防雷击保护电路的输出端,另一端连接第三齐纳管的阴极、第四齐纳管的阳极、第二双向TVS管的一端和所述逻辑电路的输出端;
第一双向TVS管的另一端和第二双向TVS管的另一端接地;
第二齐纳管的阴极和第四齐纳管的阴极连接所述逻辑电路的第一电源端;
第一齐纳管的阳极和第三齐纳管的阳极连接所述逻辑电路的第二电源端。
2.根据权利要求1所述的单芯片防雷击保护电路,其特征在于,所述逻辑电路的第一电源端连接正直流源,所述逻辑电路的第二电源端浮空或连接交流地。
3.一种单芯片防雷击保护器件,其特征在于,包括从下至上依次设置的第一导电类型衬底、埋氧区和第二导电类型外延区,在所述第二导电类型外延区上设置有两个电阻结构、四个齐纳管结构和两个双向TVS管结构;
所述电阻结构为Poly电阻结构或阱电阻结构;
所述齐纳管结构包括设置在所述第二导电类型外延区内部上层的第一PWELL区、设置在所述第一PWELL区内部上层的第一齐纳注入区、以及设置在所述第一齐纳注入区内部上层的第一N+接触区和第一P+接触区,其中所述第一N+接触区作为所述齐纳管结构的阴极,所述第一P+接触区作为所述齐纳管结构的阳极;
所述双向TVS管结构包括设置在所述第二导电类型外延区内部上层的第一WELL区、以及设置在所述第一WELL区内部上层的两个第二P+接触区和两个第二P+接触区中间的第二N+接触区;所述两个第二P+接触区分别作为所述双向TVS管结构的两个连接端;
所述电阻结构、齐纳管结构和双向TVS管结构相互之间设置有用于隔离的沟槽,所述沟槽设置在所述第二导电类型外延区内;
第一电阻结构的一个连接端作为所述单芯片防雷击保护器件的输入连接端,另一个连接端连接第一齐纳管结构的阴极、第二齐纳管结构的阳极、第一双向TVS管结构的一个连接端和逻辑电路的输入连接端;所述逻辑电路为待进行雷击保护的电路;
第二电阻结构的一个连接端连接所述单芯片防雷击保护电路的输出连...
【专利技术属性】
技术研发人员:乔明,童成伟,赵菲,齐钊,张波,
申请(专利权)人:电子科技大学,
类型:发明
国别省市:四川;51
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。