读出电路结构及其工作时序控制方法技术

本发明专利技术提供了一种读出电路结构及其工作时序控制方法，所述读出电路结构包括：相耦合设置的一可编程增益放大器电路和一模拟数字转换器电路，可编程增益放大器电路包括一采样电容、一反馈电容、一运算放大器以及一复位控制开关，模拟数字转换器电路包括一比较器和一计数器，还包括：一信号调节电容、一第一开关、一第二开关和一锁存器；其中，比较器的输出端连接计数器的输入端以及锁存器的输入端，锁存器的第一个输出端连接计数器，锁存器的第二个输出端连接第一开关的控制端，锁存器的第三个输出端连接第二开关的控制端。本发明专利技术的技术方案使得读出电路结构在增加较少器件的情况下，能够实现高动态范围的信号处理，进而提升芯片的整体性能。

The structure of readout circuit and the control method of its working sequence

【技术实现步骤摘要】
读出电路结构及其工作时序控制方法
本专利技术涉及集成电路
，特别涉及一种读出电路结构及其工作时序控制方法。
技术介绍
图像传感器中通常需要在感光单元(pixel)将光信号转换成电压信号后接PGA(ProgrammableGainAmplifier，可编程增益放大器)将电压信号放大，然后再接ADC(AnalogDigitalConverter，模拟数字转换器)电路将模拟电压信号转换为数字信号，最终将转换得到的数字信号传输到芯片外。由于感光单元通常为阵列形式，为提高帧率，通常每一列感光单元均接一列由PGA和ADC组成的读出电路。并且，为降低噪声，通常读出电路会采用相关双采样技术(CDS，CorrelatedDoubleSample)，表现为ADC进行两次模数转换，最终转换得到的数字信号为ADC两次转换结果的差值，通过这种做差的操作降低噪声和失调。参阅图1，图1是现有的适用于图像传感器的读出电路结构的示意图，从图1中可看出，读出电路结构由一个PGA级联一个ADC组成。其中，PGA为开关电容结构，通过调整采样电容Cs和反馈电容Cf的比例来实现放大倍数可调；ADC为单积分结构，由一个比较器COMP和一个计数器COUNTER组成。参阅图1和图2，图2是图1所示的适用于图像传感器的读出电路结构的工作时序示意图，其中，从t0到t5时刻为一个完整的时序周期，在图像传感器中通常称为一个行周期Trow，虚线波形为PGA输出节点的输出电压V_PGA的波形。t0时刻时序周期开始，PGA的复位信号PGA_RST变为高电平，控制图1中的PGA中的复位开关PGA_RST开关导通，PGA处于复位状态；到t1时刻，复位状态结束，PGA的复位信号PGA_RST由高电平变为低电平，输入信号VIN保持初始电压Vin1不变，PGA进入第1次建立状态，到t2时刻建立完成；t2至t3时刻为ADC的第1次模数转换时间，此时PGA的输出节点的输出电压V_PGA仍保持为接近共模电压VCM，ADC的参考电压VRAMP开始按特定斜率随时间上升，直到ADC的参考电压VRAMP超过PGA的输出节点的输出电压V_PGA，即VRAMP>VCM时，ADC中的比较器COMP翻转，ADC完成第1次模数转换；t3时刻，参考电压VRAMP的信号复位，变为初始电压VINI大小，且从t3时刻开始，输入信号VIN开始由Vin1电压变化为Vin2电压，t3至t4时刻为PGA输出建立过程，若输入信号VIN最终变为Vin2电压，则PGA的输出节点的输出电压V_PGA从共模电压VCM变为电压VCM+(Vin1-Vin2)*Cs/Cf；t4至t5时刻为ADC第2次转换时间，ADC的参考电压VRAMP按特性斜率随时间上升，至超过PGA的输出节点的输出电压V_PGA，即VRAMP>VCM+(Vin1-Vin2)*Cs/Cf，比较器COMP翻转，ADC完成第2次模数转换；最终，两次模数转换的结果通过比较器COMP后级的计数器COUNTER中的逻辑做差，输出有效的数字信号。由于PGA和ADC中所使用的运算放大器OTA和比较器COMP电路能够处理的电压信号范围受电路结构和电源电压的限制，通常情况下PGA的输出节点的输出电压V_PGA的最大值不超过电源电压减去一个晶体管的过驱动电压(Vdsat)。为有效利用PGA的输出电压范围，通常设计会在PGA增益为1时，输入有效信号最大值对应的PGA输出电压接近饱和电压，这样，当PGA增益设为大于1时，例如为2倍时，由于PGA输出饱和电压限制，只能有效处理原来一半大小的输入信号，导致极大限制了读出电路能处理的信号的动态范围。而在图像传感器芯片设计中，动态范围是一个非常重要的指标。现有的PGA+ADC读出电路结构由于上述的限制，无法在PGA增益设为较大倍数时提升读出电路的动态范围，从而无法提升图像传感器芯片的动态范围。因此，需要提出一种新的读出电路结构，使得在增加较少的器件的情况下，实现高动态范围的信号处理，进而提升芯片的整体性能。
技术实现思路
本专利技术的目的在于提供一种读出电路结构及其工作时序控制方法，使得读出电路结构在增加较少的器件的情况下，能够实现高动态范围的信号处理，进而提升芯片的整体性能。为实现上述目的，本专利技术提供了一种读出电路结构，包括：相耦合设置的一可编程增益放大器电路和一模拟数字转换器电路，所述可编程增益放大器电路包括一采样电容、一反馈电容、一运算放大器以及一复位控制开关，所述模拟数字转换器电路包括一比较器和一计数器，所述读出电路结构还包括：一信号调节电容、一第一开关、一第二开关和一锁存器；其中，所述采样电容的一端作为所述可编程增益放大器电路的信号输入端，所述运算放大器的一输入端连接所述采样电容的另一端、所述反馈电容的一端、所述复位控制开关的一端、所述信号调节电容的一端以及所述第二开关的一端，所述运算放大器的另一输入端接入一共模电压，所述运算放大器的输出端连接所述反馈电容的另一端、所述复位控制开关的另一端以及所述比较器的一输入端，所述信号调节电容的另一端连接所述第二开关的另一端以及所述第一开关的一端，所述第一开关的另一端接入一参考电压，所述比较器的另一输入端接入另一参考电压，所述比较器的输出端连接所述计数器的输入端以及所述锁存器的输入端，所述锁存器的第一个输出端连接所述计数器，所述锁存器的第二个输出端连接所述第一开关的控制端，所述锁存器的第三个输出端连接所述第二开关的控制端。可选的，所述运算放大器的反向输入端连接所述采样电容的另一端、所述反馈电容的一端、所述复位控制开关的一端、所述信号调节电容的一端以及所述第二开关的一端，所述运算放大器的正向输入端接入所述共模电压，所述运算放大器的输出端连接所述比较器的正向输入端，所述比较器的反向输入端接入所述另一参考电压。可选的，所述第二开关的控制信号为所述第一开关的控制信号的反向信号。可选的，所述采样电容、所述反馈电容和所述信号调节电容为MOS电容。可选的，所述复位控制开关、所述第一开关和所述第二开关为MOS开关。可选的，所述运算放大器包括第一MOS晶体管至第五MOS晶体管；其中，所述第一MOS晶体管的源极连接第一电源，所述第一MOS晶体管的漏极连接第二MOS晶体管的源极和第五MOS晶体管的源极，所述第一MOS晶体管的栅极连接一直流偏置电压；所述第二MOS晶体管的漏极连接第三MOS晶体管的漏极，并形成所述运算放大器的输出端，所述第二MOS晶体管的栅极连接所述运算放大器的一输入端；所述第三MOS晶体管的源极连接第四MOS晶体管的源极并连接第二电源，所述第三MOS晶体管的栅极连接第四MOS晶体管的栅极以及所述第五MOS晶体管的漏极；所述第四MOS晶体管的漏极连接第五MOS晶体管的漏极；所述第五MOS晶体管的栅极连接所述运算放大器的另一输入端；或者，所述第一MOS晶体管的漏极连接第一电源，所述第一MOS晶体管的源极连接第二MOS晶体管的漏极和第五MOS晶体管的漏极，所述第一MOS晶体管的栅极连接一直流偏置电压；所述第二MOS晶体管的源极连接本文档来自技高网...

【技术保护点】
1.一种读出电路结构，包括：相耦合设置的一可编程增益放大器电路和一模拟数字转换器电路，所述可编程增益放大器电路包括一采样电容、一反馈电容、一运算放大器以及一复位控制开关，所述模拟数字转换器电路包括一比较器和一计数器，其特征在于，所述读出电路结构还包括：一信号调节电容、一第一开关、一第二开关和一锁存器；其中，所述采样电容的一端作为所述可编程增益放大器电路的信号输入端，所述运算放大器的一输入端连接所述采样电容的另一端、所述反馈电容的一端、所述复位控制开关的一端、所述信号调节电容的一端以及所述第二开关的一端，所述运算放大器的另一输入端接入一共模电压，所述运算放大器的输出端连接所述反馈电容的另一端、所述复位控制开关的另一端以及所述比较器的一输入端，所述信号调节电容的另一端连接所述第二开关的另一端以及所述第一开关的一端，所述第一开关的另一端接入一参考电压，所述比较器的另一输入端接入另一参考电压，所述比较器的输出端连接所述计数器的输入端以及所述锁存器的输入端，所述锁存器的第一个输出端连接所述计数器，所述锁存器的第二个输出端连接所述第一开关的控制端，所述锁存器的第三个输出端连接所述第二开关的控制端。/n...

【技术特征摘要】
1.一种读出电路结构，包括：相耦合设置的一可编程增益放大器电路和一模拟数字转换器电路，所述可编程增益放大器电路包括一采样电容、一反馈电容、一运算放大器以及一复位控制开关，所述模拟数字转换器电路包括一比较器和一计数器，其特征在于，所述读出电路结构还包括：一信号调节电容、一第一开关、一第二开关和一锁存器；其中，所述采样电容的一端作为所述可编程增益放大器电路的信号输入端，所述运算放大器的一输入端连接所述采样电容的另一端、所述反馈电容的一端、所述复位控制开关的一端、所述信号调节电容的一端以及所述第二开关的一端，所述运算放大器的另一输入端接入一共模电压，所述运算放大器的输出端连接所述反馈电容的另一端、所述复位控制开关的另一端以及所述比较器的一输入端，所述信号调节电容的另一端连接所述第二开关的另一端以及所述第一开关的一端，所述第一开关的另一端接入一参考电压，所述比较器的另一输入端接入另一参考电压，所述比较器的输出端连接所述计数器的输入端以及所述锁存器的输入端，所述锁存器的第一个输出端连接所述计数器，所述锁存器的第二个输出端连接所述第一开关的控制端，所述锁存器的第三个输出端连接所述第二开关的控制端。


2.如权利要求1所述的读出电路结构，其特征在于，所述运算放大器的反向输入端连接所述采样电容的另一端、所述反馈电容的一端、所述复位控制开关的一端、所述信号调节电容的一端以及所述第二开关的一端，所述运算放大器的正向输入端接入所述共模电压，所述运算放大器的输出端连接所述比较器的正向输入端，所述比较器的反向输入端接入所述另一参考电压。


3.如权利要求1所述的读出电路结构，其特征在于，所述第二开关的控制信号为所述第一开关的控制信号的反向信号。


4.如权利要求1所述的读出电路结构，其特征在于，所述采样电容、所述反馈电容和所述信号调节电容为MOS电容。


5.如权利要求1所述的读出电路结构，其特征在于，所述复位控制开关、所述第一开关和所述第二开关为MOS开关。


6.如权利要求1所述的读出电路结构，其特征在于，所述运算放大器包括第一MOS晶体管至第五MOS晶体管；其中，所述第一MOS晶体管的源极连接第一电源，所述第一MOS晶体管的漏极连接第二MOS晶体管的源极和第五MOS晶体管的源极，所述第一MOS晶体管的栅极连接一直流偏置电压；所述第二MOS晶体管的漏极连接第三MOS晶体管的漏极，并形成所述运算放大器的输出端，所述第二MOS晶体管的栅极连接所述运算放大器的一输入端；所述第三MOS晶体管的源极连接第四MOS晶体管的源极并连接第二电源，所述第三MOS晶体管的栅极连接第四MOS晶体管的栅极以及所述第五MOS晶体管的漏极；所述第四MOS晶体管的漏极连接第五MOS晶体管的漏极；所述第五MOS晶体管的栅极连接所述运算放大器的另一输入端；
或者，所述第一MOS晶体管的漏极连接第一电源，所述第一MOS晶体管的源极连接第二MOS晶体管的漏极和第五MOS晶体管的漏极，所述第一MOS晶体管的栅极连接一直流偏置电压；所述第二MOS晶体管的源极连接第三MOS晶体管的源极，，并形成所述运算放大器的输出端，所述第二MOS晶体管的栅极连接所述运算放大器的一输入端；所述第三MOS晶体管的漏极连接第四MOS晶体管的漏极并连接第二电源，所述第三MOS晶体管的栅极连接第四MOS晶体管的栅极以及所述第五MOS晶体管的源极；所述第四MOS晶体管的源极连接第五MOS晶体管的源极；所述第五MOS晶体管的栅极连接所述运算放大器的另一输入端。


7.如权利要求1所述的读出电路结构，其特征在于，所述比较器包括第六MOS晶体管至第十MOS晶体管；其中，所述第六MOS晶体管的源极连接第一电源，所述第六MOS晶体管的漏极连接第七MOS晶体管的源极和第十MOS晶体管的源极，所述第六MOS晶体管的栅极连接一直流偏置电压；所述第七MOS晶体管的漏极连接第八MOS晶体管的漏极，并形成所述比较器的输出端，所述第七MOS晶体管的栅极连接所述比...

【专利技术属性】
技术研发人员：何学红，严慧婕，杨海玲，金毓奇，连夏梦，
申请(专利权)人：上海集成电路研发中心有限公司，成都微光集电科技有限公司，
类型：发明
国别省市：上海;31