用于控制计数器起始时间的电路及方法技术

本发明专利技术涉及用于控制计数器起始时间的电路及方法。一种模/数转换ADC电路包含经耦合以输出斜坡信号的斜坡电路，且所述斜坡信号从起始电压偏移一偏移电压。所述斜坡信号朝向所述起始电压斜升。计数器电路耦合到所述斜坡电路以在所述斜坡信号返回到所述起始电压之后起始计数，且比较器耦合到所述计数器电路及位线以比较所述斜坡信号与所述位线上的像素信号电压。响应于所述斜坡信号等于所述像素信号电压，所述比较器停止所述计数器。

Circuit and method for controlling the start time of counter

【技术实现步骤摘要】
用于控制计数器起始时间的电路及方法
本专利技术大体上涉及电子装置，且特定来说(但非排他地)，涉及模/数转换器。
技术介绍
图像传感器已经变得无处不在。它们广泛使用于数字静态相机、蜂窝电话、监控相机中，还广泛使用于医学、汽车及其它应用中。那些应用中的许多应用需要高动态范围(HDR)图像传感器。人眼通常拥有高达约100dB的动态范围。对于汽车应用，高于100dB动态范围的图像传感器可为处理不同行驶状况所必需的，所述行驶状况例如行驶穿过暗隧道到明亮的阳光中。当使用图像传感器时，多个像素单元中的每一者中的光生电子从光电二极管转移到浮动扩散部以用于后续读出。浮动扩散部上的图像信号由源极跟随器晶体管放大。当启用行选择晶体管时，经放大图像信号被转移到像素单元的输出线(称为位线)。位线上的图像信号通常馈送到模/数转换器(ADC)中以被转换成数字图像信号。斜坡类型ADC通常与图像传感器相关联地使用。
技术实现思路
一方面，本专利技术提供一种模/数转换器(ADC)电路，其包括：斜坡电路，其经耦合以输出斜坡信号，其中所述斜坡信号从起始电压偏移一偏移电压，且其中所述斜坡信号朝向所述起始电压斜升；计数器电路，其耦合到所述斜坡电路以在所述斜坡信号返回到所述起始电压之后起始计数；及比较器，其耦合到所述计数器电路及位线以比较所述斜坡信号与所述位线上的像素信号电压，且响应于所述斜坡信号等于所述像素信号电压，停止所述计数器。另一方面，本专利技术提供一种模/数转换方法，其包括：将斜坡信号从起始电压偏移一偏移电压；用斜坡电路使所述斜坡信号朝向所述起始电压斜升；在所述斜坡信号返回到其起始电压之后起始计数器；使用耦合到所述斜坡电路的比较器比较所述斜坡信号与像素信号电压；及响应于所述斜坡信号等于所述像素信号电压，停止所述计数器。附图说明参考以下图式描述本专利技术的非限制及非详尽实例，其中相似的元件符号指代贯穿各个视图的相似部件，除非另外指定。图1展示根据本专利技术的教示的模/数转换器的两个时序图。图2A展示根据本专利技术的教示的可生成图1的波形的模/数转换器电路的部分。图2B展示根据本专利技术的教示的可生成图1的波形的模/数转换器电路的部分。图3描绘根据本专利技术的教示的成像系统的框图。图4描绘根据本专利技术的教示的模/数转换方法。对应的参考字符指示贯穿诸图中若干视图的对应组件。所属领域的技术人员应了解，为了简单且清楚的目的说明图中的元件，且所述元件并不一定按比例绘制元件。举例来说，图中一些元件的尺寸可相对于其它元件而被夸大以帮助改善对本专利技术的多种实施例的理解。并且，为了更方便地了解本专利技术的这些多种实施例，通常不描绘在商业可行的实施例中有用或必要的常见但好理解的元件。具体实施方式本文描述用于控制计数器起始时间的设备及方法的实例。在以下描述中，陈述众多特定细节以便提供对实例的详尽理解。然而，相关领域的技术人员应认识到，可无需运用所述特定细节中的一或多者或运用其它方法、组件、材料等而实践本文描述的技术。在其它例子中，未详细展示或描述众所周知的结构、材料或操作以避免使某些方面模糊。贯穿本说明书对“一个实例”或“一个实施例”的参考意味着与实例相结合而描述的特定特征、结构或特性包含于本专利技术的至少一个实例中。因此，贯穿本说明书在多个地方出现短语“在一个实例中”或“在一个实施例中”并不一定都指代相同的实例。此外，特定特征、结构或特性可以任何合适的方式在一或多个实例中组合。图1展示根据本专利技术的教示的“双斜坡”结构(例如，用于相关双取样)的模/数转换器的两个时序图。在此，计数器在斜坡信号起始斜升时起始计数(参见例如“计数器1”)，且计数器在斜坡信号电压等于来自图像传感器像素的位线上的电压时停止计数。计数器所消耗的电力与计数器产生的计数的数目粗略地成比例。因此，计数器计数所需的时间越少，将节省的电力越多。如图1中展示，在此，系统在Vramp上添加偏移(“Voffset”)以覆盖由比较器及Vramp的延迟所引起的非线性。此导致计数器会消耗额外电力(参见例如“计数器1”在斜坡信号起始时起始计数)。用斜坡信号覆盖偏移电压的计数的数目通常是约300到700个计数(为了简洁起见此处描绘为三个计数)。与10位计数器中的有效信号计数范围1023相比，输出以覆盖Voffset的计数与计数的总数目的比例不小。在图像传感器中，每一列存在一计数器，且并行地计数所有列(参见例如图3)。这些并行计数器的总功耗是图像传感器系统的总功耗的显著部分。因此，此处根据本专利技术的教示的系统消除由偏移电压引起的计数，从而节省电力(参见例如“计数器2”仅在Vramp返回到起始电压之后才起始计数)。根据本专利技术的教示，系统在稍后时间起始计数器(参见例如“计数器2”)以考虑偏移电压。此节省可观电力量。斜坡参考信号(Vref.)及来自像素的斜坡图像信号(“Vsignal”)两者可延迟相同时间量，使得延迟counter_en不会影响最终读出数据。因此，在一个实例中，对于300DN经延迟counter_en，系统在黑暗条件下(例如，当图像传感器不接收光时)节省约1/3的计数器电力。如所述，计数器的功耗与其最终计数数目几乎成比例。在黑暗条件下，图像数据的功耗遵循高斯(钟形曲线状)分布。当标绘为直方图时，输出数据将具有中值计数“Mediandark”(即，钟形曲线中心处的值)及最小值“Mindark”(即，钟形曲线起始处的值)。计数器的功耗与Mediandark成比例。此处，系统在稍后时间起始计数，使得Mindark几乎为0。新的时序的功耗与(Mediandark-Mindark)成比例。且与先前时序(例如，“计数器1”)相比，平均电力节省比是(Mindark)/(Mediandark)。作为实例，当中值是390且最小值是300时，此处系统节省第一斜坡的76％的计数电力。对于约512的图像平均值，此处系统节省第二斜坡的约300/(390+512)＝33％的计数电力。对于数字相关双取样(CDS)操作，计数参考及计数信号两者的平均电力节省是：(300+300)/(390+390+512)＝46.4％。因此，如果数字电力是总电力的～50％且计数电力是数字电力的～20％，那么在黑暗条件下，此处系统可节省总电力的4.6％。如展示，本文揭示的技术可结合相关双取样使用使得计数器针对黑电平参考电压(例如，图1中的“Vref”)且针对在Vpixel中所指示的图像信号电压(例如，图1中的“Vsignal”)两者稍后起始计数。在模/数转换之后，可从图像信号减去参考信号以产生已针对暗电流或类似物校正的图像信号。图2A展示根据本专利技术的教示的可生成图1的波形的模/数转换器电路201A的部分。模/数转换器电路201A包含第一触发器203、第二触发器205、计时延迟单元207、AND门209、计数器211、比较器213及斜坡电路215。第一触发器203的输出耦合到第二触发器205的输入，且第二触发器205的输出耦合到计时延迟单元207的输本文档来自技高网...

【技术保护点】
1.一种模/数转换器ADC电路，其包括：/n斜坡电路，其经耦合以输出斜坡信号，其中所述斜坡信号从起始电压偏移一偏移电压，且其中所述斜坡信号朝向所述起始电压斜升；/n计数器电路，其耦合到所述斜坡电路以在所述斜坡信号返回到所述起始电压之后起始计数；及/n比较器，其耦合到所述计数器电路及位线以比较所述斜坡信号与所述位线上的像素信号电压，且响应于所述斜坡信号等于所述像素信号电压，停止所述计数器。/n

【技术特征摘要】
20181030 US 16/175,5861.一种模/数转换器ADC电路，其包括：
斜坡电路，其经耦合以输出斜坡信号，其中所述斜坡信号从起始电压偏移一偏移电压，且其中所述斜坡信号朝向所述起始电压斜升；
计数器电路，其耦合到所述斜坡电路以在所述斜坡信号返回到所述起始电压之后起始计数；及
比较器，其耦合到所述计数器电路及位线以比较所述斜坡信号与所述位线上的像素信号电压，且响应于所述斜坡信号等于所述像素信号电压，停止所述计数器。


2.根据权利要求1所述的ADC电路，其中所述像素信号电压是黑电平参考电压。


3.根据权利要求2所述的ADC电路，其中：
从所述斜坡电路输出的第二斜坡信号从所述起始电压偏移所述偏移电压，且其中所述第二斜坡信号朝向所述起始电压斜升；
所述计数器电路在所述第二斜坡信号返回到所述起始电压时起始计数；且
所述比较器比较所述第二斜坡信号与所述位线上的第二像素信号电压，且响应于所述第二斜坡信号等于所述第二像素信号电压，所述比较器停止所述计数器。


4.根据权利要求3所述的ADC电路，其中所述第二像素信号电压是图像信号电压，且其中所述第二像素信号电压具有比所述像素信号电压更大的绝对量值且在所述像素信号电压之后发生。


5.根据权利要求1所述的ADC电路，其进一步包括电路，所述电路经耦合以在起始所述斜坡信号与起始所述计数器之间供应一定长度的延迟。


6.根据权利要求5所述的ADC电路，其中所述电路包含以下至少一者：
时钟延迟单元，其中所述延迟的所述长度存储于一次性可编程存储器中；或
一或多个除法器，其经耦合以提供所述长度的所述延迟。


7.根据权利要求1所述的ADC电路，其中所述位线耦合到图像传感器中的个别像素。


8.根据权利要求1所述的ADC电路，其中所述图像传感器包含一或多个黑像素，且其中起始所述斜坡信号与起始所述计数器之间的延迟的长度是通过从所述一或多个黑像素读出黑像素电压来动态地确定。


9.根据权利要求8所述的ADC电路，其中所述黑像素电压用于形成黑像素电压数据的直方图，且其中黑像素电压数据的所述直方图用于动态地确定所述延迟的所述长度。


10.根据权利要求1所述的ADC电路，其中所述斜坡信号基本上是线性...

【专利技术属性】
技术研发人员：王睿，杨育升，陈杉，瞿旻，
申请(专利权)人：豪威科技股份有限公司，
类型：发明
国别省市：美国;US