一种SiC JBS器件的布局方法技术

本发明专利技术提供了一种SiC JBS器件的布局方法，包括：在碳化硅衬底的晶面上生长外延层，并在所述外延层上划分矩形结构的有源区；在所述有源区周边布置终端保护区，在所述有源区内布置多个P型区，且所述多个P型区呈多行多列交错排列，将离子注入每个P型区，在各P型区之间布置肖特基接触区；在碳化硅衬底背面淀积欧姆接触金属层生成SiC JBS器件。本发明专利技术在SiC JBS器件中布局了多个P型区呈多行多列交错排列，保证了SiC JBS器件的反向击穿特性的同时增加了肖特基势垒区域面积，提高了导通能力。

A layout method of SiC JBS devices

【技术实现步骤摘要】
一种SiCJBS器件的布局方法
本专利技术涉及半导体器件及其制作领域，具体涉及一种SiCJBS器件的布局方法。
技术介绍
大功率二极管是半导体电力电子器件的重要分支，主要包括肖特基势垒二极管(SchottkyBarrierDiode，SBD)、结势垒肖特基二极管(JunctionBarrierSchottkyDiode，JBS)以及PiN二极管。在高压大电流的碳化硅(SiC)领域，由于SiCSBD二极管具有低的正向导通压降，因此使用非常广泛，但是肖特基势垒的存在使得SBD二极管的反向泄漏电流比较大，限制了其高压应用。虽然SiCPiN二极管具有很高的阻断电压，但是由于电导调制效应，SiCPiN二极管反向恢复时能量损耗比较大。因此，为解决上述问题，国际上通常采用结势垒肖特基二极管结构，结势垒肖特基二极管是将PN结集成在SiC肖特基二极管中，结合了肖特基二极管的低正向导通压降和PiN二极管的高阻断电压特性，具有低的开启电压、高的击穿电压、较低反向泄漏电流以及较高开关速度等一点，因此在具有高压和高速的SiC大功率二极管领域具有广阔的应用前景。当JBS二极管正向偏置时，由于肖特基势垒的开启电压比PN结的开启电压低，肖特基区域将首先导通，电流会从P+岛之间的肖特基接触处流过，从而形成正向导通电流；随着正向偏压的增大，PN结导通，此时PN结的电导调制作用将会降低JBS二极管在正向高电流密度下的导通电阻，从而降低了器件的正向压降。当JBS反向偏置时，PN结形成的耗尽区将会向肖特基接触区扩散，在一定反偏电压下，耗尽区就会连通，从而在肖特基接触区形成一个势垒使耗尽区随着反向偏压的增加向N+衬底方向发展，耗尽层在一定程度上将肖特基结屏蔽在高电场之外，减少了肖特基势垒降低效应，使反向漏电流大大减小。目前，为了增大器件导通电流，通常采取多元胞并联的方式，不同的元胞形状和布局会对击穿电压及导通电阻产生影响，但是常见的方形阵列，由于对角P+区间距大于相邻P+区间距，无法有效降低中间区域的肖特基表面电场，影响反向偏置时对肖特基结的夹断能力；而条形结构从加工工艺上来说很难达到理想的均匀程度，因此提供一种在工艺上容易实现且精度高的SiCJBS器件值得研究。
技术实现思路
为了解决现有技术中所存在的反偏时耗尽层对肖特基结的有效屏蔽问题，本专利技术提供一种SiCJBS器件的布局方法，可有效保证器件的反向击穿特性，并且相对于传统的条形元胞结构，增加了肖特基势垒区域面积，提高了单位芯片面积的导通能力。本专利技术提供的技术方案是：一种SiCJBS器件，包括：有源区和终端保护区，所述终端保护区布置在所述有源区周边，所述有源区包括多个P型区和肖特基接触区；所述有源区为矩形结构；所述多个P型区呈多行多列交错排列，所述肖特基接触区填充在各P型区之间。优选的，所述P型区包括完整P型区和半P型区；每个完整P型区的结构一致、面积相等、高度相等，且任意相邻完整P型区之间的几何中心距离相等；所述半P型区分布在行或列的端部，以使所述有源区形成矩形结构，且所述半P型区与相邻完整P型区的间隔与相邻完整P型区的间隔一致。优选的，所述完整P型区的形状为矩形。优选的，所述完整P型区形状为正方形，所述交错排列的方式为“品”字型排列。优选的，所述正方形边长在0.1～100μm之间。优选的，所述任意相邻完整P型区之间的几何中心距离为0.3～300μm。优选的，所述半P型区的结构为在所述完整P型区结构中沿任意边平行截取后的结构。优选的，所述SiCJBS器件以碳化硅衬底为基础。优选的，所述肖特基接触区上淀积Ti5nm/Ni450nm/Al3μm生成肖特基金属层。优选的，所述P型区中注入的是浓度为5×1018cm-3的铝离子。基于同一专利技术构思，本专利技术还提供了一种SiCJBS器件的布局方法，包括：在碳化硅衬底的晶面上生长外延层，并在所述外延层上划分矩形结构的有源区；在所述有源区周边布置终端保护区，在所述有源区内布置多个P型区，且所述多个P型区呈多行多列交错排列，将离子注入每个P型区，在各P型区之间布置肖特基接触区；在碳化硅衬底背面淀积欧姆接触金属层生成SiCJBS器件。优选的，所述将离子注入每个P型区，包括：在所述外延层上光刻P型区注入窗口；基于所述P型区注入窗口将离子注入所述P型区。优选的，所述光刻P型区注入窗口的深度为0.8μm。优选的，所述将离子注入所述P型区，包括：在温度为500℃时注入浓度为5×1018cm-3的铝离子。优选的，所述将离子注入每个P型区，在各P型区之间布置肖特基接触区，包括：将离子注入所述P型区后在所述外延层上淀积肖特基金属层。优选的，所述在所述外延层上淀积肖特基金属层，包括：将所述肖特基金属层经电子束蒸发工艺淀积在所述外延层上，并在保护性掩膜和惰性气氛保护下在300～800℃下作注入后退火5～10分钟。优选的，所述肖特基金属层为Ti5nm/Ni450nm/Al3μm。优选的，所述在碳化硅衬底背面淀积欧姆接触金属层，包括：将欧姆接触金属层经金属溅射工艺淀积在碳化硅衬底背面，并在保护性掩膜和惰性气氛保护下在1500～2100℃下作注入后退火5～30分钟。优选的，所述欧姆接触金属层为Ti5nm/Ni450nm。优选的，所述碳化硅衬底为氮掺杂的4H-SiC，电阻率为0.02Ω·cm，掺杂浓度为1×1019cm-3，厚度为350μm。优选的，所述在所述有源区内布置多个P型区，且所述多个P型区呈多行多列交错排列，包括：在有源区上：布置几何中心距离相等、面积相等的多行多列交错排列的完整P型区，在行或列的端部布置半P型区，以使所述有源区形成矩形结构，且所述半P型区与相邻完整P型区的间隔与相邻完整P型区的间隔一致；其中，所述完整P型区和半P型区为所述P型区。优选的，所述将所述完整P型区布置为边长在0.1～20μm之间的正方形，布局方式为“品”字型。优选的，所述布置几何中心距离为0.3～40μm。与现有技术相比，本专利技术的有益效果为：本专利技术提供的技术方案，在碳化硅衬底的晶面上生长外延层，并在所述外延层上划分矩形结构的有源区；在所述有源区周边布置终端保护区，在所述有源区内布置多个P型区，且所述多个P型区呈多行多列交错排列，将离子注入每个P型区，在各P型区之间布置肖特基接触区；在碳化硅衬底背面淀积欧姆接触金属层生成SiCJBS器件，使用本方案提供的布局方法可以制作出具有多个P型区呈多行多列交错排列的SiCJBS器件，相对于P型区呈圆形或六角形结构，工艺上更好实现，相对于P型区呈条形结构，工艺均匀性更高，并且增加了肖特基势垒区域面积，提高了单位芯片面积的导通能力；相对于p型区呈方形阵列结构，能更有效果的保证器件的反向击穿特性。本专利技术提供的技术方案，提出了多行多列交错排列的P型区，完整P型区采用的正方本文档来自技高网...

【技术保护点】
1.一种SiC JBS器件的布局方法，其特征在于，包括：/n在碳化硅衬底的晶面上生长外延层，并在所述外延层上划分矩形结构的有源区；/n在所述有源区周边布置终端保护区，在所述有源区内布置多个P型区，且所述多个P型区呈多行多列交错排列，将离子注入每个P型区，在各P型区之间布置肖特基接触区；/n在碳化硅衬底背面淀积欧姆接触金属层生成SiC JBS器件。/n

【技术特征摘要】
1.一种SiCJBS器件的布局方法，其特征在于，包括：
在碳化硅衬底的晶面上生长外延层，并在所述外延层上划分矩形结构的有源区；
在所述有源区周边布置终端保护区，在所述有源区内布置多个P型区，且所述多个P型区呈多行多列交错排列，将离子注入每个P型区，在各P型区之间布置肖特基接触区；
在碳化硅衬底背面淀积欧姆接触金属层生成SiCJBS器件。


2.如权利要求1所述的方法，其特征在于，所述在所述有源区内布置多个P型区，且所述多个P型区呈多行多列交错排列，包括：
在有源区上：布置几何中心距离相等、面积相等的多行多列交错排列的完整P型区，在行或列的端部布置半P型区，以使所述有源区形成矩形结构，且所述半P型区与相邻完整P型区的间隔与相邻完整P型区的间隔一致；
其中，所述完整P型区和半P型区为所述P型区。


3.如权利要求2所述的方法，其特征在于，所述半P型区的结构为在所述完整P型区结构中沿任意边平行截取后的结构。


4.如权利要求2所述的方法，其特征在于，所述将所述完整P型区布置为边长在0.1～20μm之间的正方形，布局方式为“品”字型。


5.如权利要求4所述的SiCJBS器件，其特征在于，将所述正方形边长布置在0.1～100μm之间。


6.如权利要求2所述的方法，其特征在于，将所述几何中心距离布置在0.3～40μm之间。


7.如权利要求1所述的方法，其特征在于，所述将离子注入每个P型区，包括：
在所述外延层上光刻P型区注入窗口；
基于...

【专利技术属性】
技术研发人员：杨霏，张文婷，田丽欣，夏经华，吴沛飞，
申请(专利权)人：全球能源互联网研究院有限公司，
类型：发明
国别省市：北京;11