【技术实现步骤摘要】
一种氮化镓基异质结集成器件结构及制造方法
本专利技术涉及一种氮化镓基异质结场效应晶体管结构，更具体地说是涉及一种氮化镓基异质结晶体管并集成了氮化镓pn结二极管的氮化镓基半导体集成器件结构及制造方法。
技术介绍
第三代半导体材料，包括CdS、ZnO、SiC、GaN、金刚石等。这些半导体材料的禁带宽度都大于2.2eV，在电子器件方面，对SiC和GaN研究得相对比较成熟，是目前世界半导体材料和器件研究领域中的热点。氮化镓(GaN)禁带宽度是3.4eV，碳化硅(SiC)禁带宽度是3.3eV，宽禁带材料能够承受比硅半导体材料更高的工作温度和更大的击穿电场，更大的击穿电场意味着器件能够承受更高的工作电压，可以提高器件的功率特性。宽禁带材料也有高的电子饱和漂移速度和高的热导率。总的来说，GaN和SiC是可以用来制造高频通信器件和高压大功率电力电子半导体器件，它们将为半导体带来技术性的革命。在5G通信、新能源等市场具有明确而可观的市场前景，是半导体产业重要的发展方向。宽禁带半导体已被研发超过半个世纪了，一直至2001年左右，...
【技术保护点】
1.一种氮化镓基异质结集成器件结构的制造方法，包括以下步骤：/n1）在硅片表面依次生长AIN成核层、GaN缓冲层、氮化镓沟道层、无掺杂势垒层和pGaN层；/n2）在所述pGaN层表面积淀光刻涂层，利用掩模版暴露出部分pGaN层表面并用注入硅离子；/n3）对注入的硅离子进行退火激活，将注入硅离子的pGaN层变为n型的GaN区域；/n4）积淀光刻涂层，利用掩模版对暴露出的pGaN 层进行刻蚀，暴露出无掺杂势垒层，并形成接触孔；/n5）在所述接触孔中形成欧姆接触电极；/n6）形成栅极开孔，并在栅极开孔中形成栅极金属场板；/n7）在结构表面，形成源区金属垫层、漏区金属垫层、栅极金属...
【技术特征摘要】
1.一种氮化镓基异质结集成器件结构的制造方法，包括以下步骤：
1）在硅片表面依次生长AIN成核层、GaN缓冲层、氮化镓沟道层、无掺杂势垒层和pGaN层；
2）在所述pGaN层表面积淀光刻涂层，利用掩模版暴露出部分pGaN层表面并用注入硅离子；
3）对注入的硅离子进行退火激活，将注入硅离子的pGaN层变为n型的GaN区域；
4）积淀光刻涂层，利用掩模版对暴露出的pGaN层进行刻蚀，暴露出无掺杂势垒层，并形成接触孔；
5）在所述接触孔中形成欧姆接触电极；
6）形成栅极开孔，并在栅极开孔中形成栅极金属场板；
7）在结构表面，形成源区金属垫层、漏区金属垫层、栅极金属垫层、GaN二极管的阳极金属垫层和阴极金属垫层、连线及终端区场板。
2.根据权利要求1所述的氮化镓基异质结集成器件结构的制造方法，其特征在于，
所述步骤1）中，所述AIN成核层厚度为200nm；所述GaN缓冲层厚度为4um；所述氮化镓沟道层厚度为300nm；所述无掺杂势垒层厚度为25nm；所述pGaN层厚度为80nm。
3.根据权利要求1所述的氮化镓基异质结集成器件结构的制造方法，其特征在于，
所述步骤2）中，所述掩模版的开孔宽度为5um至30um、开孔形状为正方形、圆形、椭圆形和长方形；硅离子注入剂量范围为1e12/cm3至1e16/cm3，注入能量为20KeV至200KeV。
4.根据权利要求1所述的氮化镓基异质结集成器件结构的制造方法，其特征在于，
所述步骤3）中，所述对注入的硅离子进行退火的条件为：温度范围为800℃至1000℃，时间范围为30秒至100分钟。
5.根据权利要求1所述的氮化镓基异质结集成器件结构的制造方法，其特征在于，
所述步骤4）进一步包括：
在所述pGaN层表面积淀光刻涂层，利用掩模版暴露出部分pGaN层的表面；
对暴露出的pGaN层采用感应耦合等离子体刻蚀技术进行干法刻蚀，刻蚀气体为C12／BCl3，直至暴露出无掺杂势垒层；
去掉光刻涂层，形成栅极pGaN、GaN二极管的阴极和阳极。
6.根据权利要求1所述的氮化镓基异质结集成器件结构的制造方法，其特征在于，
所述步骤5）进一步包括：
在所述无掺杂势垒层表面积淀光刻涂层，利用接触孔掩模版暴露出部分无掺杂势垒层表面；
通过电子束蒸发方法，将欧姆接触金属蒸发至暴露出的部分无掺杂势垒层表面；
采用剥离工艺把不需要的金属去掉，只在接触孔留下金属；
经850℃、30秒的快速热退火处理，使...
【专利技术属性】
技术研发人员：欧阳伟伦，梁安杰，罗文健，
申请(专利权)人：香港商莫斯飞特半导体有限公司，
类型：发明
国别省市：中国香港;81
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。