一种内置肖特基结构的沟槽式半导体功率器件制造技术

本实用新型专利技术提出一种内置肖特基结构的沟槽式半导体功率器件，包括N型半导体基片，其上表面开有若干个垂直沟槽，沟槽内壁及其外围设置栅氧化层，沟槽之间的表面下方形成N+注入层，沟槽内填满导电多晶硅，沟槽上方及其外围上覆盖绝缘介质层，绝缘介质层上覆盖金属层，金属层向下延伸至引线孔内，N+注入层下方、引线孔与沟槽之间形成相邻的P+注入层和P－注入层。本实用新型专利技术的正向压降小，反向恢复损耗低，快关速度高，反向恢复曲线较软，可靠性增加。

A grooved semiconductor power device with built-in Schottky structure

【技术实现步骤摘要】
一种内置肖特基结构的沟槽式半导体功率器件
本技术涉及到一种半导体功率器件，尤其是一种内置肖特基结构的沟槽式半导体功率器件。
技术介绍
如图1所示是目前的具有寄生PN结二极管的半导体功率器件，半导体功率器件固有一个与其并联的寄生PN结二极管，寄生二极管的阳极与功率器件的体区以及源极相连，阴极与功率器件的漏极相连，因此功率器件常常被用来续流或者钳制电压，在续流或者钳制电压时，寄生二极管正向导通，其正向压降一般为0.8V左右，MOS器件工作在二极管续流模式时，其正向压降较高，功耗较大。且这种寄生二极管与普通二极管一样，由少子参与导电，因此续流模式结束后，MOS器件存在寄生二极管反向恢复的过程，PN结二极管反向恢复时间较长，从而降低了开关速度、增加功耗，且恢复曲线较硬，影响其可靠性。
技术实现思路
本技术所解决的技术问题在于提供一种内置肖特基结构的沟槽式半导体功率器件，通过内置肖特基二极管结构，由多子导电，与功率器件并联使用，在续流时，寄生二极管的少子扩散大大减小，反向恢复时间大大降低。实现本技术目的的技术解决方案为：一种内置肖特基结构的沟槽式半导体功率器件，包括N型半导体基片，定义N型半导体基片的上表面为第一表面，第一表面开有若干个垂直方向上的沟槽，沟槽的内壁及其外围的第一表面上设置有栅氧化层，沟槽之间的第一表面下方形成N+注入层；沟槽内填满导电多晶硅，沟槽上方及其外围上方均覆盖有绝缘介质层；沟槽及其外围上方的绝缘介质层上覆盖有金属层，金属层向下延伸至引线孔内，所述引线孔贯穿绝缘介质层、沟槽外围的栅氧化层、沟槽外围的N+注入层直至N型半导体基片中部，N+注入层下方、且位于引线孔与沟槽之间形成相邻的P+注入层和P－注入层，其中，P+注入层贴近引线孔，P－注入层贴近沟槽。本技术采用以上技术方案与现有技术相比，具有以下技术效果：1、本技术的内置肖特基结构的沟槽式半导体功率器件的正向压降小，反向恢复损耗低，快关速度高，反向恢复曲线较软，可靠性增加。2、本技术的内置肖特基结构的沟槽式半导体功率器件采用并联的肖特基二极管，其由多子(电子)导电，且与功率器件并联使用，在续流时，寄生二极管的少子扩散大大减小，反向恢复时间大大降低。3、本技术的内置肖特基结构的沟槽式半导体功率器件结构简单，可靠性高。附图说明图1是寄生PN结二极管的半导体功率器件的结构示意图。图2是内置肖特基结构的沟槽式半导体功率器件的结构示意图。附图标记含义：1：N型半导体基片，2：沟槽，3：栅氧化层，4：导电多晶硅，5：绝缘介质层，6：N+注入层，7：P+注入层，8：P－注入层，9：金属层，10：引线孔。具体实施方式下面详细描述本技术的实施方式，所述实施方式的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施方式是示例性的，仅用于解释本技术，而不能解释为对本技术的限制。一种内置肖特基结构的沟槽式半导体功率器件，如图2所示，包括N型半导体基片1，定义N型半导体基片1的上表面为第一表面。第一表面开有若干个垂直方向上的沟槽2，沟槽2的内壁及其外围的第一表面上设置有栅氧化层3，沟槽2之间的第一表面下方形成N+注入层6。沟槽2内填满导电多晶硅4，沟槽2上方及其外围上方均覆盖有绝缘介质层5。沟槽2及其外围上方的绝缘介质层5上覆盖有金属层9，金属层9向下延伸至引线孔10内。所述引线孔10贯穿绝缘介质层5、沟槽2外围的栅氧化层3、沟槽2外围的N+注入层6直至N型半导体基片1中部。N+注入层6下方、且位于引线孔10与沟槽2之间形成相邻的P+注入层7和P－注入层8，其中，P+注入层7贴近引线孔10，P－注入层8贴近沟槽2。本方案的内置肖特基结构的沟槽式半导体功率器件，相比寄生PN结二极管的半导体功率器件，降低了正向压降及反向恢复损耗，增加了快关速度及反向恢复软度，增加了可靠性。该并联的肖特基二极管由多子(电子)导电，它与功率器件并联使用，在续流时，寄生二极管的少子扩散大大减小，反向恢复时间大大降低。上述内置肖特基结构的沟槽式半导体功率器件的制造方法如下：步骤1、提供具有两个相对表面的N型半导体基片1，定义N型半导体基片1的上表面为第一表面；步骤2、刻蚀第一表面形成垂直方向上的沟槽2；步骤3、在第一表面上生长栅氧化层3，该栅氧化层3覆盖所述沟槽2内壁及其外围的第一表面；步骤4、淀积并刻蚀导电多晶硅4，使沟槽2内填满导电多晶硅4；步骤5：从第一表面上方的栅氧化层3上注入P型杂质并退火，再从栅氧化层3上注入N型杂质并退火；步骤6：在沟槽2上方及其外围上方淀积绝缘介质层5；步骤7：通过孔光刻定义出引线孔10的区域，依次刻蚀并贯穿绝缘介质层5、沟槽2外围的栅氧化层3、沟槽2外围的N+注入层6直至N型半导体基片1中部，形成引线孔10，在引线孔10内及其外围淀积金属层9，该金属层9充满引线孔10且覆盖在引线孔10外围的绝缘介质层5之上，沟槽2之间的第一表面下方形成N+注入层6，N+注入层6的下方、引线孔10与沟槽2之间形成相邻的P+注入层7和P－注入层8，P+注入层7贴近引线孔10，P－注入层8贴近沟槽2。以上所述仅是本技术的部分实施方式，应当指出，对于本
的普通技术人员来说，在不脱离本技术原理的前提下，还可以做出若干改进，这些改进应视为本技术的保护范围。本文档来自技高网...

【技术保护点】
1.一种内置肖特基结构的沟槽式半导体功率器件，其特征在于，包括N型半导体基片(1)，定义N型半导体基片(1)的上表面为第一表面，第一表面开有若干个垂直方向上的沟槽(2)，沟槽(2)的内壁及其外围的第一表面上设置有栅氧化层(3)，沟槽(2)之间的第一表面下方形成N+注入层(6)；/n沟槽(2)内填满导电多晶硅(4)，沟槽(2)上方及其外围上方均覆盖有绝缘介质层(5)；沟槽(2)及其外围上方的绝缘介质层(5)上覆盖有金属层(9)，金属层(9)向下延伸至引线孔(10)内，所述引线孔(10)贯穿绝缘介质层(5)、沟槽(2)外围的栅氧化层(3)、沟槽(2)外围的N+注入层(6)直至N型半导体基片(1)中部，N+注入层(6)下方、且位于引线孔(10)与沟槽(2)之间形成相邻的P+注入层(7)和P－注入层(8)，其中，P+注入层(7)贴近引线孔(10)，P－注入层(8)贴近沟槽(2)。/n

【技术特征摘要】
1.一种内置肖特基结构的沟槽式半导体功率器件，其特征在于，包括N型半导体基片(1)，定义N型半导体基片(1)的上表面为第一表面，第一表面开有若干个垂直方向上的沟槽(2)，沟槽(2)的内壁及其外围的第一表面上设置有栅氧化层(3)，沟槽(2)之间的第一表面下方形成N+注入层(6)；
沟槽(2)内填满导电多晶硅(4)，沟槽(2)上方及其外围上方均覆盖有绝缘介质层(5)；沟槽(2)及其外围上...

【专利技术属性】
技术研发人员：丁磊，侯宏伟，顾挺，
申请(专利权)人：张家港凯思半导体有限公司，江苏协昌电子科技股份有限公司，张家港凯诚软件科技有限公司，
类型：新型
国别省市：江苏;32