具有改善放电的电荷泵电路和对应的放电方法技术

本公开的各实施例涉及具有改善放电的电荷泵电路和对应的放电方法。电荷泵电路具有在输入端子和输出端子之间彼此级联的多个电荷泵级，以提供相对于输入电压具有升压值的输出电压。时钟发生器被配置为生成被提供给电荷泵级以执行输入电压的升压的时钟信号。输出电压调节反馈闭环耦合到时钟发生器，以基于反馈电压来执行输出电压的调节。放电控制级被配置为通过生成被配置为禁用输出电压调节反馈闭环的第一放电控制信号或被配置为降低时钟信号的频率的第二放电控制信号来控制电荷泵电路的放电。

Charge pump circuit with improved discharge and corresponding discharge method

【技术实现步骤摘要】
具有改善放电的电荷泵电路和对应的放电方法相关申请的交叉引用本申请要求于2018年11月21日提交的意大利专利申请序号102018000010482的优先权，该申请因此通过引用并入本文。
本公开一般涉及一种电子系统和方法，并且在特定实施例中，涉及一种具有改善放电的电荷泵电路以及一种用于电荷泵电路的改善放电的对应方法。
技术介绍
众所周知，电荷泵电路常常被广泛使用于各种电子设备和应用中，以利用被用作电荷累积元件的电容器之间的时钟电荷转移来生成高于给定输入电压的输出电压值(基本操作为DC-DC升压转换器)。特别地，在SoC(片上系统)应用中，通常需要生成内部高电压，以便将特定电路模块驱动到适当电压值以进行特定操作。通常，电荷泵电路被用于此目的。常见的示例是例如闪存或EEPROM类型的非易失性存储器的情况，其中通过在存储器单元端子上施加高电场来执行编程和擦除操作，其使用数十伏特范围的电压。这些电压是通过电荷泵电路内部地生成，其从内部电源电压的低值开始(所谓的逻辑电源电压VDD，其值例如被包括于1V和1.35V之间——对于采用90纳米技术的CMOS闪存设备而言)。在其中发展了这些内部高电压的应用的典型制造过程没有提供高电压MOS晶体管(即，能够在其传导端子和控制端子之间维持高电压值的晶体管)。因此，内部高电压的生成通常利用具有“低电压”架构的适当的电荷泵电路(例如，倍压器、Dickson电荷泵电路)来进行管理，所述适当的电荷泵电路通常由一系列升压级(例如，倍压器)组成。由于缺乏高电压MOS晶体管，电荷泵架构通常被设计为使用生成某种“内部自级联”以达到高输出电压的适当的技术(即，每个升压级均受到串联连接中的前级的保护，因此在其输入和输出端子上均呈现低且可持续的电压)，来不超过安全操作区域(SOA)要求(例如，在结的击穿电压和/或栅氧化层退化方面)。图1示出了具有低电压架构的已知的电荷泵电路1的示意性框图。电荷泵电路1具有输入端子IN和输出端子OUT，它在该输入端子IN上接收具有低值的输入电压，例如逻辑电源电压VDD，并且它在该输出端子OUT上供应用于负载(此处未示出)的输出电压Vout。输出电压Vout相对于输入电压具有适当的升压值。电荷泵电路1包括级联(或串联连接)在输入端子IN和输出端子OUT之间的多个电荷泵级2(在该示例中，数目为四个，用Stage1、Stage2、Stage3和Stage4注示)。电荷泵电路1还包括时钟发生器3，其向级2的每一个提供时钟或相位信号CLK。在该示例中，每一级2从时钟发生器3接收第一时钟信号CLK和第二时钟信号CLKN，第一时钟信号CLK和第二时钟信号CLKN相对于彼此具有负(或互补)值，例如具有交替等于0V(接地，GND)或VDD的逻辑值。在电荷泵电路1中的连续级2之间存在中间节点NS(在示例中用NS1-NS3注示)(中间节点NS因此通常对应于前一电荷泵级Stagei-1的输出，并且对应于下一电荷泵级Stagei的输入)。每个电荷泵级Stagei均被配置为对前一电荷泵级Stagei-1的输出处的例如与逻辑电压VDD相对应的值的电压进行升压，从而共同有助于输入电压的整体升压。在这里没有详细讨论的示例性解决方案中，电荷泵级2仅设想低电压晶体管(例如，具有不高于逻辑电压VDD的最大可持续电压)，并且可以是所谓的锁存器类型。每个电荷泵级2可以包括：第一泵浦电容器和第二泵浦电容器，接收第一低电压时钟信号CLK或第二低电压时钟信号CLKN；以及锁存器电路，其提供了开关，该开关被设计为能够将累积在泵浦电容器中的电荷选择性地和交替地从一级转移到另一级。特别地，在时钟信号CLK的前半周期中在连续级的第一泵浦电容器之间，以及在相同时钟信号CLK的后半周期中在连续级的第二泵浦电容器之间，执行电荷的转移，从而保证了相应的输入和输出端子之间的升压效果。电荷泵电路1还包括输出电压检测级4，其耦合到输出端子OUT，并且被设计为提供根据输出电压Vout的反馈电压Vf。在该示例中，输出电压检测级4实现了所谓的“电阻梯”，并且包括多个负载元件5，在该示例中电阻器元件串联连接在输出端子OUT和参考端子(例如，接地处，GND)之间，提供分压器。反馈电压Vf是在连续电阻器元件5之间的中间节点COMP处的电压，并且由输出电压Vout的对应划分来给出。电荷泵电路1还包括经由运算放大器实现的比较器级6，其具有耦合到输出电压检测级4(耦合到中间节点COMP)以接收反馈电压Vf的比较输入以及接收具有合适值的参考电压Vref的参考输入。比较器级6基于反馈电压Vf和参考电压Vref之间的比较结果，生成被提供给时钟发生器3的停止信号St。特别地，停止信号St的给定值，例如高值(指示达到由参考电压Vref设置的针对输出电压Vout的期望值)确定时钟发生器3停止时钟信号生成，并且从而停止在电荷泵级2之间的升压操作的电荷转移。因此，输出电压检测级4和比较器级6基于参考电压Vref来共同实现电荷泵电路1的输出电压Vout的闭环调节。即使以上讨论的电荷泵架构被大量来生成高电压输出，它也需要具有类似的方法以便在必须将低电压值连接到同一输出端子OUT时使电荷泵电路1——即其输出端子OUT和中间节点NS——放电。例如，在非易失性存储器应用中，读取操作通常要求低电压输出，而编程操作通常要求升压的高电压值。可以使用并且已经提出了若干使电荷泵电路(即，输出端子和内部电荷泵节点)放电的方法。电荷泵电路的放电通常意味着使用包括专用放电模块在内的不同的和附加的电路，并对应地增加了面积占用和功耗。图2示意性地示出了放电电路8的示例，该放电电路8被设计为可操作地并联耦合到电荷泵电路(例如，图1的电荷泵电路1，这里未详细示出)。一种典型的放电技术是基于引入复杂的外部放电级(用DISCH1、DISCH2、DISCH3、...、DISCHn注示)来(使用受控电流，或低电阻路径，或等效方法)定义相对于固定或可变电源的不同放电路径。由于需要与电荷泵级的中间高电压节点或中电压节点(例如NS1、NS2、...或相关的节点)兼容，因此该方法通常要求进行设计注意，以免出现安全操作区域的问题。可替代地，可以使用单个输出放电结构(DISCHout，图2中以虚线示出的)，这意味着对安全操作区域的控制甚至更具挑战性。
技术实现思路
这种通用方法有许多缺点：由于要求将电荷泵中间内部节点(例如，NS1、NS2、...或相关的节点)连接到放电路径，所以这意味着将寄生电容连接到电荷泵节点，这可能会损害电荷泵的性能；电荷泵电路和放电路径的所有内部节点每次都必须遵守针对电路中所有晶体管的安全操作区域要求。这意味着所有节点必须以相同的动态运动，以便不用确定晶体管端子上的意外电压差(与由于电容性负载引起的性能、单个晶体管的性能、工艺/温度变化无关)；和在负电荷泵架构中使用上述放电方法可能会例如由于寄生二极管而在管理放电路径时产生本文档来自技高网...

【技术保护点】
1.一种电荷泵电路，包括：/n输入端子，被配置为接收输入电压；/n输出端子；/n在所述输入端子和所述输出端子之间彼此级联的多个电荷泵级，所述多个电荷泵级被配置为共同执行所述输入电压的升压，以在所述输出端子上提供相对于所述输入电压具有升压值的输出电压；/n时钟发生器，所述时钟发生器被配置为生成具有第一频率值的时钟信号，所述时钟信号被提供给所述多个电荷泵级以执行所述输入电压的所述升压；/n输出电压调节反馈闭环，所述输出电压调节反馈闭环耦合到所述时钟发生器，并且被配置为检测根据所述输出电压的反馈电压，并且被配置为生成被提供给所述时钟发生器的控制信号，以基于所述反馈电压来执行所述输出电压的调节；和/n放电控制级，所述放电控制级被配置为通过生成第一放电控制信号或第二放电控制信号来控制所述电荷泵电路的放电，所述第一放电控制信号被配置为禁用所述输出电压调节反馈闭环，所述第二放电控制信号被配置为将所述时钟信号的频率从所述第一频率值降低到低于所述第一频率值的第二频率值。/n

【技术特征摘要】
20181121 IT 1020180000104821.一种电荷泵电路，包括：
输入端子，被配置为接收输入电压；
输出端子；
在所述输入端子和所述输出端子之间彼此级联的多个电荷泵级，所述多个电荷泵级被配置为共同执行所述输入电压的升压，以在所述输出端子上提供相对于所述输入电压具有升压值的输出电压；
时钟发生器，所述时钟发生器被配置为生成具有第一频率值的时钟信号，所述时钟信号被提供给所述多个电荷泵级以执行所述输入电压的所述升压；
输出电压调节反馈闭环，所述输出电压调节反馈闭环耦合到所述时钟发生器，并且被配置为检测根据所述输出电压的反馈电压，并且被配置为生成被提供给所述时钟发生器的控制信号，以基于所述反馈电压来执行所述输出电压的调节；和
放电控制级，所述放电控制级被配置为通过生成第一放电控制信号或第二放电控制信号来控制所述电荷泵电路的放电，所述第一放电控制信号被配置为禁用所述输出电压调节反馈闭环，所述第二放电控制信号被配置为将所述时钟信号的频率从所述第一频率值降低到低于所述第一频率值的第二频率值。


2.根据权利要求1所述的电路，其中所述放电控制级被配置为生成所述第一放电控制信号和所述第二放电控制信号。


3.根据权利要求1所述的电路，其中所述第二频率值大于零，使得所述多个电荷泵级在所述电荷泵电路的放电期间执行升压操作。


4.根据权利要求1所述的电路，其中所述第二频率值被包括在所述第一频率值的1/20与1/10之间。


5.根据权利要求1所述的电路，其中所述输出电压调节反馈闭环包括：
电压检测级，所述电压检测级耦合至所述输出端子，并被配置为提供根据所述输出电压的所述反馈电压；和
比较器级，所述比较器级被配置为在所述反馈电压和参考电压之间执行比较，并基于所述比较生成所述控制信号，其中所述放电控制级被配置为通过进一步生成第三放电控制信号来控制所述电荷泵电路的放电，所述第三放电控制信号被配置为通过所述电压检测级引起所述输出端子上的电流负载的增加。


6.根据权利要求5所述的电路，其中所述电压检测级包括多个负载元件，所述多个负载元件被串联连接在所述输出端子与参考端子之间以形成分压器，所述反馈电压是在所述多个负载元件之间的中间节点处的电压，其中所述第三放电控制信号被配置为使所述多个负载元件中的第一负载元件短路。


7.根据权利要求6所述的电路，其中所述第三放电控制信号被配置为选择性地闭合与所述第一负载元件并联耦合的负载开关。


8.根据权利要求5所述的电路，其中所述第一放电控制信号被配置为禁用所述比较器级。


9.一种非易失性存储器设备，包括：
存储器阵列，包括多个存储器单元；和
电荷泵电路，所述电荷泵电路具有耦合到所述存储器阵列的输出端子，所述电荷泵电路被配置为生成针对第一存储器操作的经升压的输出电压，并且被配置为经受放电，以提供针对与所述第一存储器操作不同的第二存储器操作的低输出电压，所述低输出电压低于所述经升压的输出电压，其中所述电荷泵电路包括：
多个电荷泵级，耦合在所述电荷泵电路的输入端子与所述输出端子之间，
时钟发生器，被配置为向所述多个电荷泵级提供时钟信号，和
放电控制级，所述放电控制级被配置为通过生成第一放电控制信号或第二放电控制信号来使所述电荷泵电路放电，所述第一放电控制信号被配置为禁用所述电荷泵电路的反馈环路，所述第二放电控制信号被配置为降低所述时钟信号的频率。


10.根据权...

【专利技术属性】
技术研发人员：F·德桑蒂斯，D·莱沃恩斯，
申请(专利权)人：意法半导体股份有限公司，
类型：发明
国别省市：意大利;IT