一种台阶结构的制造方法技术

本申请公开了一种台阶结构的制造方法，包括：在衬底的第一表面上形成第一掩膜层；图形化第一掩膜层以形成贯穿第一掩膜层的第一开口，第一开口暴露第一表面的部分区域；在第一掩膜层以及第一开口上形成第二掩膜层；图形化第二掩膜层以形成贯穿第二掩膜层的多个第二开口，每个第二开口至少暴露第一开口的部分边界；以及分别以第一掩膜层和第二掩膜层为掩膜对衬底进行刻蚀，以在衬底中形成台阶结构，上述制造方法在第一次刻蚀过程中形成两个小开孔比的深槽，这两个深槽在第二次刻蚀过程中可平衡大面积开口时应力释放的翘曲，改善大开孔比的深硅刻蚀中的翘曲问题，可有效提高产品良率，降低生产成本。

【技术实现步骤摘要】
一种台阶结构的制造方法
本专利技术涉及MEMS
，更具体地涉及一种台阶结构的制造方法。
技术介绍
采用表面工艺制作的微机电(Micro-Electro-MechnicSystem，MEMS)系统是以硅片为基体，通过多次薄膜淀积和图形加工制备形成的集微型机构、微型传感器、信号处理电路、信号控制电路以及微型执行器接口、通信和电源于一体的三维微机械结构。随着MEMS的发展，对器件上的微结构的要求也越来越高，硅基衬底的加工从之前的单一的表面结构向更复杂的三维空间立体结构加工方向发展，高深宽比结构的加工则是其中的一个重要方向。高深宽比是指在一个三维结构中较长维度与较短维度之间的比值，MEMS中的高深宽比结构则是指微结构的高度与宽度比值或孔的深度与宽度比值较大的有垂直侧壁的结构，因此深硅刻蚀技术在MEMS器件中得到重要的发展。深硅刻蚀技术(HighAspectRatioEtching，大深宽比刻蚀)，又称等离子体刻蚀，与传统的反应离子刻蚀(ReactiveIonEtching，RIE)、电子回旋共振(ElectronSpinResonance，ESR)等刻蚀技术相比，具有更大的各向异性刻蚀速率比和更高的刻蚀速率，且系统结构简单。现有的干法刻蚀工艺的深硅刻蚀方法在实现较大开孔比(即刻蚀去除的面积占衬底面积的比例)的结构时，衬底会因为去除面积过大而发生翘曲(waferwarpage)，影响后续制程的正常进行。
技术实现思路
有鉴于此，本专利技术的目的在于提供一种台阶结构的制造方法，解决了刻蚀过程中大面积开口引起的翘曲的问题，可有效提高产品良率，降低生产成本。根据本专利技术实施例，提供了一种台阶结构的制造方法，包括：在衬底的第一表面上形成第一掩膜层；图形化所述第一掩膜层以形成贯穿所述第一掩膜层的第一开口，所述第一开口暴露所述第一表面的部分区域；在所述第一掩膜层以及所述第一开口上形成第二掩膜层；图形化所述第二掩膜层以形成贯穿所述第二掩膜层的多个第二开口，每个所述第二开口至少暴露所述第一开口的部分边界；以及分别以所述第一掩膜层和所述第二掩膜层为掩膜对所述衬底进行刻蚀，以在所述衬底中形成所述台阶结构。优选地，所述多个第二开口的开口面积小于所述衬底面积的20％。优选地，所述第一掩膜层为硅的氧化物，所述第二掩膜层为光刻胶。优选地，所述分别以所述第一掩膜层和所述第二掩膜层为掩膜对所述衬底进行刻蚀，以在所述衬底中形成所述台阶结构包括：以所述第二掩膜层为掩膜对所述衬底进行刻蚀，在所述衬底中形成多个第一深槽；去除所述第二掩膜层；以所述第一掩膜层为掩膜对所述衬底进行刻蚀，在所述衬底中形成预定深度的第二深槽，同时将所述多个第一深槽向下延伸至所述预定深度，所述多个第一深槽和所述第二深槽在所述衬底中形成所述台阶结构；以及在形成所述台阶结构之后去除所述第一掩膜层。优选地，所述第一掩膜层和所述第二掩膜层为硅的氧化物。优选地，所述分别以所述第一掩膜层和所述第二掩膜层为掩膜对所述衬底进行刻蚀，以在所述衬底中形成台阶结构包括：以所述第二掩膜层为掩膜对所述衬底进行刻蚀，在所述衬底中形成多个第一深槽；去除所述第一掩膜层和所述第二掩膜层；对所述衬底进行刻蚀，在所述衬底中形成预定深度的第二深槽，同时将所述多个第一深槽向下延伸至所述预定深度，所述多个第一深槽和所述第二深槽在所述衬底中形成所述台阶结构。优选地，所述衬底还包括与所述第一表面相背且包括结构图形的第二表面，所述制造方法还包括：在形成所述台阶结构前在所述衬底的第二表面形成一牺牲层；所述第一深槽和所述第二深槽贯穿所述衬底，暴露所述牺牲层的表面；以及在形成所述台阶结构之后去除所述牺牲层。优选地，所述控制方法还包括采用湿法刻蚀工艺或者氢氟酸蒸汽刻蚀去除所述第一掩膜层、所述牺牲层以及硅的氧化物材质的所述第二牺牲层。优选地，所述控制方法还包括采用干法等离子去胶去除光刻胶材质的所述第二掩膜层。优选地，所述控制方法还包括采用干法刻蚀工艺形成所述台阶结构。本专利技术实施例的台阶结构的制造方法，首先在第一掩膜层上形成贯穿第一掩膜层的第一开口，然后在第二掩膜层上形成贯穿第二掩膜层的多个第二开口，多个第二开口位于第一开口的边界位置，最后分别以第一掩膜层和第二掩膜层为掩膜对衬底进行刻蚀，在衬底中形成台阶结构。与现有台阶结构的干法刻蚀工艺的制造方法相比，本专利技术实施例的制造方法可以在光刻机允许的景深高度内精确地在两层掩膜层中制作出各有开口图形的掩膜，通过控制干法刻蚀工艺中的刻蚀时间，得到需要的台阶高度，避免了深腔曝光的问题。同时本专利技术实施例的制造方法在第一次刻蚀过程中形成两个小开孔比的深槽，这两个深槽在第二次刻蚀过程中可平衡大面积开口时应力释放的翘曲，改善大开孔比的深硅刻蚀中的翘曲问题，可有效提高产品良率，降低生产成本。此外，本专利技术实施例的制造方法仅需要在第二次刻蚀过程中使用一个硬掩膜来消除大面积开口引起的翘曲问题，与现有的制造方法相比减少了硬掩膜的数量，有利于降低生产成本，提高工艺的可量产性。附图说明通过以下参照附图对本专利技术实施例的描述，本专利技术的上述以及其他目的、特征和优点将更为清楚。图1示出根据本专利技术实施例的台阶结构的制造方法的流程示意图；图2至图9分别示出根据本专利技术实施例的台阶结构的制造方法的各个阶段的截面示意图。具体实施方式以下将参照附图更详细地描述本专利技术。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，在图中可能未示出某些公知的部分。在下文中描述了本专利技术的许多特定的细节，例如部件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本专利技术。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本专利技术。应当理解，在描述部件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将部件翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。图1示出根据本专利技术实施例的台阶结构的制造方法的流程示意图。如图1所示，本专利技术实施例的台阶结构的制造方法包括步骤S110-S160。在步骤S110中，在衬底的第一表面上形成第一掩膜层。如图2所示，在衬底101上沉积绝缘材料，从而形成第一掩膜层102。优选地，该衬底101可以为半导体衬底。更优选地，半导体衬底101例如为硅衬底。优选地，衬底101包括相背的第一表面和第二表面，在第一表面上通过深硅刻蚀处理形成高台阶结构，在第二表面上制作需要的结构图形。更优选地，在衬底101的第二表面上制作需要的结构图形，然后在结构图形的表面均匀涂抹光刻胶，可避免在第一表面上进行深硅刻蚀处理过程中对第二表面的结构图形的刮伤本文档来自技高网...

【技术保护点】
1.一种台阶结构的制造方法，其特征在于，包括：/n在衬底的第一表面上形成第一掩膜层；/n图形化所述第一掩膜层以形成贯穿所述第一掩膜层的第一开口，所述第一开口暴露所述第一表面的部分区域；/n在所述第一掩膜层以及所述第一开口上形成第二掩膜层；/n图形化所述第二掩膜层以形成贯穿所述第二掩膜层的多个第二开口，每个所述第二开口至少暴露所述第一开口的部分边界；以及/n分别以所述第一掩膜层和所述第二掩膜层为掩膜对所述衬底进行刻蚀，以在所述衬底中形成所述台阶结构。/n

【技术特征摘要】
1.一种台阶结构的制造方法，其特征在于，包括：
在衬底的第一表面上形成第一掩膜层；
图形化所述第一掩膜层以形成贯穿所述第一掩膜层的第一开口，所述第一开口暴露所述第一表面的部分区域；
在所述第一掩膜层以及所述第一开口上形成第二掩膜层；
图形化所述第二掩膜层以形成贯穿所述第二掩膜层的多个第二开口，每个所述第二开口至少暴露所述第一开口的部分边界；以及
分别以所述第一掩膜层和所述第二掩膜层为掩膜对所述衬底进行刻蚀，以在所述衬底中形成所述台阶结构。


2.根据权利要求1所述的台阶结构的制造方法，其特征在于，所述多个第二开口的开口面积小于所述衬底面积的20％。


3.根据权利要求1所述的台阶结构的制造方法，其特征在于，所述第一掩膜层为硅的氧化物，所述第二掩膜层为光刻胶。


4.根据权利要求3所述的台阶结构的制造方法，其特征在于，所述分别以所述第一掩膜层和所述第二掩膜层为掩膜对所述衬底进行刻蚀，以在所述衬底中形成所述台阶结构包括：
以所述第二掩膜层为掩膜对所述衬底进行刻蚀，在所述衬底中形成多个第一深槽；
去除所述第二掩膜层；
以所述第一掩膜层为掩膜对所述衬底进行刻蚀，在所述衬底中形成预定深度的第二深槽，同时将所述多个第一深槽向下延伸至所述预定深度，所述多个第一深槽和所述第二深槽在所述衬底中形成所述台阶结构；以及
在形成所述台阶结构之后去除所述第一掩膜层。


5.根据权利要求1...

【专利技术属性】
技术研发人员：万蔡辛，
申请(专利权)人：无锡韦尔半导体有限公司，
类型：发明
国别省市：江苏;32