GOA电路及显示面板制造技术

本申请实施例提供的GOA电路及显示面板，通过减少GOA电路中与第一节点电性连接的晶体管数量，从而减少第一节点的漏电路径，同时该GOA电路能够在空白时间内对像素电路进行实时补偿，进一步提高GOA电路的稳定性。

Goa circuit and display panel

【技术实现步骤摘要】
GOA电路及显示面板
本申请涉及显示
，具体涉及一种GOA电路及显示面板。
技术介绍
阵列基板栅极驱动技术(GateDriveronArray，简称GOA)，是将栅极驱动电路集成在显示面板的阵列基板上，以实现逐行扫描的驱动方式，从而可以省掉栅极驱动电路部分，具有降低生产成本和实现面板窄边框设计的优点，为多种显示器所使用。然而，现有的GOA电路电路复杂，自身允许的阈值偏差范围范围较小，稳定性较差。
技术实现思路
本申请实施例提供一种GOA电路及显示面板，以解决现有技术中GOA电路稳定性差的技术问题。本申请提供一种GOA电路，包括：多级级传的GOA单元，每一级GOA单元均包括：上拉控制模块、上拉模块、第一下拉模块、第二下拉模块、第一下拉维持模块、第二下拉维持模块、逻辑寻址模块以及反相器模块；所述上拉控制模块接入上一级级传信号，并电性连接于第一节点和第四节点，用于在所述上一级级传信号及所述第四节点的电位的控制下将所述上一级级传信号输出至所述第一节点；所述上拉模块接入第一时钟信号、第二时钟信号和本文档来自技高网...

【技术保护点】
1.一种GOA电路，其特征在于，包括多级级传的GOA单元，每一级GOA单元均包括：上拉控制模块、上拉模块、第一下拉模块、第二下拉模块、第一下拉维持模块、第二下拉维持模块、逻辑寻址模块以及反相器模块；/n所述上拉控制模块接入上一级级传信号，并电性连接于第一节点和第四节点，用于在所述上一级级传信号及所述第四节点的电位的控制下将所述上一级级传信号输出至所述第一节点；/n所述上拉模块接入第一时钟信号、第二时钟信号和第三时钟信号，并电性连接于所述第一节点、第五节点、第六节点以及第七节点，用于在所述第一节点的电位控制下输出本级级传信号、本级第一扫描信号以及本级第二扫描信号；/n所述第一下拉模块接入下一级级...

【技术特征摘要】
1.一种GOA电路，其特征在于，包括多级级传的GOA单元，每一级GOA单元均包括：上拉控制模块、上拉模块、第一下拉模块、第二下拉模块、第一下拉维持模块、第二下拉维持模块、逻辑寻址模块以及反相器模块；
所述上拉控制模块接入上一级级传信号，并电性连接于第一节点和第四节点，用于在所述上一级级传信号及所述第四节点的电位的控制下将所述上一级级传信号输出至所述第一节点；
所述上拉模块接入第一时钟信号、第二时钟信号和第三时钟信号，并电性连接于所述第一节点、第五节点、第六节点以及第七节点，用于在所述第一节点的电位控制下输出本级级传信号、本级第一扫描信号以及本级第二扫描信号；
所述第一下拉模块接入下一级级传信号和第一参考低电平信号，并电性连接于所述第一节点和所述第四节点，用于根据所述下一级扫描信号、所述第一参考低电平信号及所述第四节点的电位下拉所述第一节点的电位；
所述第二下拉模块接入所述上一级级传信号、重置信号以及第二参考低电平信号，并电性连接于第二节点以及第三节点，用于根据所述上一级级传信号、所述重置信号、所述第二参考低电平信号以及所述第三节点的电位下拉所述第二节点的电位；
所述第一下拉维持模块接入所述第一参考低电平信号，并电性连接于所述第一节点、所述第二节点及所述第四节点，用于在所述第一下拉模块下拉所述第一节点的电位后，根据所述第一参考低电平信号、所述第二节点的电位及所述第四节点的电位维持所述第一节点的低电位；
所述第二下拉维持模块接入所述第一参考低电平信号与第三参考低电平信号，并电性连接于所述第二节点、所述第五节点、所述第六节点以及所述第七节点，用于根据所述第一参考低电平信号、所述第三参考低电平信号以及所述第二节点的电位维持所述本级级传信号、所述本级第一扫描信号以及所述本级第二扫描信号的的低电位；
所述逻辑寻址模块接入所述上一级级传信号、参考高电平信号、所述第一参考低电平信号、所述重置信号、第一控制信号以及第二控制信号，并电性连接于所述第一节点和所述第二节点。用于在空白时间内根据所述上一级级传信号、所述参考高电平信号、所述重置信号、所述第一控制信号以及所述第二节点的电位控制所述第一节点的电位；
所述反相器模块接入所述第二参考低电平信号和所述参考高电平信号，并电性连接于所述第一节点及所述第二节点，用于将所述第二节点与所述第一节点的电位保持反相。


2.根据权利要求1所述的GOA电路，其特征在于，所述上拉控制模块包括：第十一晶体管和第十二晶体管；
所述第十一晶体管的栅极、所述第十一晶体管的源极以及所述第十二晶体管的栅极均接入所述上一级级传信号，所述第十一晶体管的漏极与所述第十二晶体管的源极均电性连接于所述第四节点，所述第十二晶体管的漏极电性连接于所述第一节点。


3.根据权利要求1所述的GOA电路，其特征在于，所述上拉模块包括：第六晶体管、第二十一晶体管、第二十二晶体管、第二十三晶体管、第一电容以及第二电容；
所述第六晶体管的栅极、所述第二十一晶体管的栅极、所述第二十二晶体管的栅极、所述第二十三晶体管的栅极、所述第一电容的第一端以及所述第二电容的第一端均电性连接于所述第一节点，所述第六晶体管的漏极电性连接于所述第四节点，所述第六晶体管的源极、所述第一电容的第二端以及所述第二十二晶体管的漏极均电性连接于所述第六节点，所述第二十一晶体管的源极接入所述第三时钟信号，所述第二十一晶体管的漏极及所述第二电容的第二端均电性连接于所述第七节点，所述第二十二晶体管的源极接入所述第二时钟信号，所述第二十三晶体管的源极接入所述第一时钟信号，所述第二十三晶体管的漏极电性连接于所述第五节点。


4.根据权利要求1所述的GOA电路，其特征在于，所述第一下拉单元包括第三十一晶体管和第三十二晶体管；
所述第三十一晶体管和所述第三十二晶体管的栅极均接入所述下一级级传信号，所述第三十一晶体管...

【专利技术属性】
技术研发人员：薛炎，
申请(专利权)人：深圳市华星光电半导体显示技术有限公司，
类型：发明
国别省市：广东;44