【技术实现步骤摘要】
多芯片叠加式半导体器件
本技术涉及一种多芯片叠加式半导体器件，属于半导体产品
技术介绍
现有的多芯片叠加产品，在为了保证芯片之间良好导电性的同时，还要在芯片之间形成合理的间距，一般两层芯片之间通常采用2层焊料加1层铜片的组装工艺，但是，该工艺存在如下弊端：一方面，组装过程中需要贴装2层焊片或其他焊料，工序较多、工艺管控难度大，另一方面，铜片上下层焊料与铜片之间铺展的厚度均匀性管控难度大，导致成型产品质量不佳。
技术实现思路
本技术的目的是提供一种多芯片叠加式半导体器件，该半导体器件不仅能够降低工艺管控难度、提高工艺效率，还能改善产品质量、提升成品可靠性。为达到上述目的，本技术采用的技术方案是：包括至少两片层叠设置的芯片，所述芯片的上表面和下表面均具有供焊接的电极区，相邻两片芯片之间设有一铜片，此铜片上开有若干个通孔，此通孔内填充有一焊料，此焊料的两端从通孔内延伸出，焊接时，延伸出通孔的焊料端部在铜片和电极区之间形成一焊料层。上述技术方案中进一步改进的方案如下：1.上述方案中，所述芯片的宽度为4~12mm，其长度为4~12mm。2.上述方案中，所述芯片的数目为三片或者三片以上。3.上述方案中，所述铜片为金属铜网，所述通孔为金属铜网的网孔。4.上述方案中，所述铜片为多孔铜板。由于上述技术方案的运用，本技术与现有技术相比具有下列优点：本技术多芯片叠加式半导体器件，通过将焊料以预成型的方式与铜片组装在一起，不仅能够代替现有技术中焊料、铜...
【技术保护点】
1.一种多芯片叠加式半导体器件，其特征在于：包括至少两片层叠设置的芯片（1），所述芯片（1）的上表面和下表面均具有供焊接的电极区（11），相邻两片芯片（1）之间设有一铜片（2），此铜片（2）上开有若干个通孔，此通孔内填充有一焊料（4），此焊料（4）的两端从通孔内延伸出，焊接时，延伸出通孔的焊料（4）端部在铜片（2）和电极区（11）之间形成一焊料层（5）。/n
【技术特征摘要】
1.一种多芯片叠加式半导体器件，其特征在于：包括至少两片层叠设置的芯片（1），所述芯片（1）的上表面和下表面均具有供焊接的电极区（11），相邻两片芯片（1）之间设有一铜片（2），此铜片（2）上开有若干个通孔，此通孔内填充有一焊料（4），此焊料（4）的两端从通孔内延伸出，焊接时，延伸出通孔的焊料（4）端部在铜片（2）和电极区（11）之间形成一焊料层（5）。
2.根据权利要求1所述的多芯片叠加式半导体器件，其特征...
【专利技术属性】
技术研发人员：何洪运，郝艳霞，沈加勇，
申请(专利权)人：苏州固锝电子股份有限公司，
类型：新型
国别省市：江苏;32
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。