输出驱动电路及存储器制造技术

本实用新型专利技术提供一种输出驱动电路及存储器，所述输出驱动电路在信号输入端及信号输出端之间设置上拉预放大单元及下拉预放大单元，所述上拉预放大单元及下拉预放大单元对正输入信号与负输入信号的占空比进行调整，使得信号输出端的输出信号与信号输入端的输入信号的占空比相同，避免了在不同输出电压情况下，由于输出阻抗不匹配而导致的输出信号占空比偏离，影响信号质量的问题。

Output drive circuit and memory

【技术实现步骤摘要】
输出驱动电路及存储器
本技术涉及集成电路领域，尤其涉及一种输出驱动电路及存储器。
技术介绍
LPDDR4(LowPowerDoubleDataRateSDRAM4)和LPDDR4X的应用中，都是采用了LVSTL(LowVoltageSwingTerminatedLogic)的高速接口标准。LPDDR4JEDEC标准中输出信号幅度可以设置成VDDQ/3或者是VDDQ/2，传统的设计中会把整个预放大级的信号占空比设计为50％，但是由于输出幅度为VDDQ/3时，上下阻抗不对称，这样最终输出级的输出信号占空比就会偏离50％很多，从而影响高速信号传输的质量，减少输入接收端的信号容限。另外，随着工艺温度电压的变化，也会引起最终输出级的输出信号占空比的偏离。因此，亟需一种能够避免输出信号占空比偏离的输出驱动电路。
技术实现思路
本技术所要解决的技术问题是，提供一种输出驱动电路及存储器，其能够避免在不同输出电压情况下，由于输出阻抗不匹配而导致的输出信号占空比偏离，影响信号质量的问题。为了解决上述问题，本技术提供了一种输出驱动电路本文档来自技高网...

【技术保护点】
1.一种输出驱动电路，其特征在于，包括至少一驱动模块，所述驱动模块包括：/n信号输入端，输入一控制信号和一具有预设占空比的输入信号，所述输入信号包括互补的正输入信号及负输入信号；/n上拉NMOS管，其漏极与电源电压连接；/n上拉电阻，其第一端与所述上拉NMOS管的源极连接；/n上拉预放大单元，所述上拉预放大单元的输入端接所述信号输入端，所述上拉预放大单元的输出端接所述上拉NMOS管的栅极，所述上拉预放大单元将所述信号输入端的正输入信号放大并改变占空比后输出第一输出信号，所述第一输出信号具有一第一占空比，所述第一占空比比所述预设占空比增大一设定值；/n下拉NMOS管，其源极接地；/n下拉电阻，其...

【技术特征摘要】
1.一种输出驱动电路，其特征在于，包括至少一驱动模块，所述驱动模块包括：
信号输入端，输入一控制信号和一具有预设占空比的输入信号，所述输入信号包括互补的正输入信号及负输入信号；
上拉NMOS管，其漏极与电源电压连接；
上拉电阻，其第一端与所述上拉NMOS管的源极连接；
上拉预放大单元，所述上拉预放大单元的输入端接所述信号输入端，所述上拉预放大单元的输出端接所述上拉NMOS管的栅极，所述上拉预放大单元将所述信号输入端的正输入信号放大并改变占空比后输出第一输出信号，所述第一输出信号具有一第一占空比，所述第一占空比比所述预设占空比增大一设定值；
下拉NMOS管，其源极接地；
下拉电阻，其第二端与所述下拉NMOS管的漏极连接；
下拉预放大单元，所述下拉预放大单元的输入端接所述信号输入端，所述下拉预放大单元的输出端接所述下拉NMOS管的栅极，所述下拉预放大单元将所述信号输入端的负输入信号放大并改变占空比后输出第二输出信号，所述第二输出信号具有一第二占空比，所述第二占空比比所述预设占空比减小所述设定值；
信号输出端，与所述上拉电阻的第二端及所述下拉电阻的第一端连接，输出第三输出信号，所述第三输出信号具有一第三占空比，所述第三占空比与所述预设占空比相等。


2.根据权利要求1所述的输出驱动电路，其特征在于，所述上拉预放大单元包括至少一占空比调整单元一及至少一占空比控制单元一，所述占空比调整单元一的输入端接所述正输入信号，所述占空比控制单元一的输入端接控制信号，所述占空比控制单元一的输出端连接所述占空比调整单元一并可以调节所述占空比调整单元一的输出信号占空比的大小。


3.根据权利要求2所述的输出驱动电路，其特征在于，所述占空比调整单元一包括至少一反相器组，所述反相器组包括串联的第一反相器及第二反相器，所述第一反相器包括多个并联的PMOS管组成的第一PMOS管阵列及多个并联的NMOS管组成的第一NMOS管阵列，所述第二反相器包括多个并联的PMOS管组成的第二PMOS管阵列及多个并联的NMOS管组成的第二NMOS管阵列；
所述占空比控制单元一输出一第一占空比控制信号至所述第一反相器的输入端；
所述第一反相器根据所述第一占空比控制信号及所述正输入信号调整所述第一PMOS管阵列中的PMOS导通的数量及第一NMOS管阵列中NMOS管导通的数量，并输出一第一反相器输出信号，所述第二反相器接收所述第一反相器输出信号，以使所述第一输出信号的第一占空比比所述预设占空比增大所述设定值。


4.根据权利要求3所述的输出驱动电路，其特征在于，所述占空比控制单元一还能够输出一第二占空比控制信号至所述第二反相器的输入端，所述第二反相器根据所述第二占空比控制信号及所述第一反相器输出信号调整所述第二PMOS管阵列中的PMOS导通的数量及第二NMOS管阵列中NMOS管导通的数量，以使所述第一输出信号的第一占空比比所述预设占空比增大所述设定值。


5.根据权利要求3所述的输出驱动电路，其特征在于，所述第一反相器根据所述第一占空比控制信号及所述输入信...

【专利技术属性】
技术研发人员：许艳，
申请(专利权)人：长鑫存储技术有限公司，
类型：新型
国别省市：安徽;34