【技术实现步骤摘要】
低频时钟占空比校准电路、校准方法和存储器
本专利技术涉及集成电路
，具体而言，涉及一种低频时钟占空比校准电路和存储器，还涉及了一种低频时钟占空比校准校准方法。
技术介绍
在动态随机存储器中，占空比达到50％能够最大限度地提高时钟电平的利用效率，从而保障系统的正常运作和效能的最佳发挥。然而实际工作中时钟电路占空比往往会偏离50％，时钟占空比校准电路就是为这一问题设计的一类电路。现有的时钟占空比校准电路采用对电容充放电时间和电量进行对比。由于存储器可能工作在较低工作频率下，设计时电容已经固定，在时钟频率变化时，较低时钟频率就会有更长充放电时间，充放电时间变长则会由于接入占空比检测电路的电容不够而使得时钟质量下降；此外在低频时候的延时链需要接入更长的级数用以匹配变长的周期，从而使得整个校准时间因为时钟频率的变大而变大。理想情况下，无论存储器时钟频率的高低，存储器内部都需要在尽量快的时间内调整其内部时钟信号的占空比，从而保证整个存储器读取数据的正确性，因此，需要对低频时钟占空比校准电路进行改进，以保证时钟信号占空比能够...
【技术保护点】
1.一种低频时钟占空比校准电路，其特征在于，包括：/n信号调整电路，用于接收并调整存储器的第一时钟信号以生成第二时钟信号；/n占空比检测单元，连接所述信号调整电路，用于检测所述第二时钟信号的占空比和将检测结果反馈至所述信号调整电路，所述占空比检测单元包括具有可调电容器的占空比检测电路；/n模式寄存器，包括反应所述存储器低频工作的时钟频率的设置编码；/n译码电路，连接所述占空比检测电路和所述模式寄存器，以根据所述设置编码调节所述占空比检测电路中可调电容器的电容值。/n
【技术特征摘要】
1.一种低频时钟占空比校准电路，其特征在于，包括：
信号调整电路，用于接收并调整存储器的第一时钟信号以生成第二时钟信号；
占空比检测单元，连接所述信号调整电路，用于检测所述第二时钟信号的占空比和将检测结果反馈至所述信号调整电路，所述占空比检测单元包括具有可调电容器的占空比检测电路；
模式寄存器，包括反应所述存储器低频工作的时钟频率的设置编码；
译码电路，连接所述占空比检测电路和所述模式寄存器，以根据所述设置编码调节所述占空比检测电路中可调电容器的电容值。
2.根据权利要求1所述的低频时钟占空比校准电路，其特征在于，所述模式寄存器为MR6模式寄存器。
3.根据权利要求2所述的低频时钟占空比校准电路，其特征在于，所述信号调整电路包括延时链和时钟发生器，所述延时链用于接收所述第一时钟信号并对其延时以生成调整时钟信号，所述时钟发生器用于接收所述第一时钟信号和所述调整时钟信号以生成第二时钟信号。
4.根据权利要求3所述的低频时钟占空比校准电路，其特征在于，所述占空比检测单元还包括计数器，所述计数器连接所述延时链；所述占空比检测电路包括：
时钟信号接收端，连接所述信号调整电路，用于接收所述第二时钟信号；
主电路，包括所述可调电容器，用于通过对所述可调电容器进行充电和放电，检测所述第二时钟信号的占空比；
检测信号接收端，接收检测使能信号，以控制所述主电路电容元件的充电和放电；
锁存电路，连接所述计数器，用于接收所述主电路中时钟信号的使能次数形成的加减指令，并输出脉冲信号给所述计数器，以将计数结果传递给所述延时链。
5.根据权利要求4所述的低频时钟占空比校准电路，其特征在于，所述可调电容器包括多个并联连接的可调电容电路，各所述可调电容电路包括电容元件及与所述电容元件串联的开关元件。
6.根据权利要求5所述的低频时钟占空比校准电路，其特征在于，所述电容元件为MOS管，每一个所述MOS管的栅极连接所述开关元件。
7.根据权利要求6所述的低频时钟占空比校准电路，其特征在于，所述开关元件包括并联连接的PMOS管和NMOS管，所述PMOS管接收的控制信号与所述NMOS管接收的控制信号互补，且所述开关元件的导通与关断信号来自所述译码电路。
8.根据权利要求3所述的低频时钟占空比校准电路，其特征在于，所述译码电路包括：
第一译码电路，连接所述MR6模式寄存器的设置电路和所述占空比检测电路的可调电容器，用于将所述设置编码转化为输出信号，以调整所述可调电容器中各开...
【专利技术属性】
技术研发人员：刘格言，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：安徽;34
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。