具有多金属栅极的晶体管制造技术

一种晶体管，该晶体管包括具有沿着晶体管的宽度分布的多个金属(M1‑M5)的栅极(130)。栅极中的金属中的每一个具有不同的功函数。当例如用作射频晶体管时，这种复合栅极提供更高的线性度。

Transistor with multi metal gate

【技术实现步骤摘要】
【国外来华专利技术】具有多金属栅极的晶体管
本专利技术总体上涉及用于高频应用的诸如高电子迁移率晶体管的半导体器件。
技术介绍
诸如硅(Si)和砷化镓(GaAs)之类的材料已在半导体器件中得到广泛应用。然而，这些更为常见的半导体材料可能不太适合于更高功率和/或更高频率的应用，这是因为它们相对较小的带隙(例如，在室温下对于Si为1.12eV并且对于GaAs为1.42eV)和/或相对较小的击穿电压。鉴于Si和GaAs所呈现出的困难，对高功率、高温度和/或高频率应用和器件的兴趣已转向诸如碳化硅(在室温下对于α-SiC为2.996eV)和III族氮化物(例如，在室温下对于GaN为3.36eV)的宽带隙半导体材料。与砷化镓和硅相比，这些材料通常具有更高的电场击穿强度和更高的电子饱和速度。针对高功率和/或高频率应用特别受关注的器件是高电子迁移率晶体管(HEMT)，在某些情况下，其也被称为调制掺杂场效应晶体管(MODFET)。这些器件在许多情况下可以提供操作上的优势，这是因为在具有不同带隙能量并且其中较小的带隙材料具有较高的电子亲合势的两种半导体材料的异质结(heterojunction)处形成了二维电子气(2DEG)。2DEG是未掺杂的(“非故意掺杂的”)、较小的带隙材料中的累积层(accumulationlayer)，并且可以包含非常高的薄层电子浓度，例如，超过1013cm-2。另外，源自于较宽带隙半导体的电子转移到2DEG，由于减少了电离杂质的散射，因而允许高的电子迁移率。这种高载流子浓度和高载流子迁移率的组合可以增加HEMT的跨导(transconductance)，并且可以针对高频应用提供优于金属半导体场效应晶体管(MESFET)的强大性能优势。由于包括上述高击穿电场、其宽带隙、大导带偏移和/或高饱和电子漂移速度的材料特性的组合，以氮化镓/铝镓氮(GaN/AlGaN)材料系统制造的高电子迁移率晶体管具有产生大RF功率的潜力。RF晶体管的性能指标之一是线性度(linearity)。具有高线性度的晶体管在被用于低噪声放大器(LNA)或功率放大器(PA)时消耗更低的功率。当前，通过采用诸如导数叠加(derivativesuperposition)的各种线性化技术在电路级解决功率放大器中的线性度问题，然而，使用这些技术很昂贵。因此，需要设计一种具有高线性度和更高功率密度的晶体管。
技术实现思路
技术问题一些实施方式基于以下认识：晶体管的线性度取决于跨导关于栅极电压的增加。跨导的逐渐增加会产生高线性度，而跨导的快速增加会导致低线性度。跨导的渐变性(graduality)由形成晶体管的材料的结构和特性决定，并且难以控制。例如，可以使用不同的材料来形成晶体管的栅极，但是适合于调制载流子沟道的电导率的各种金属的特性导致相对较低的线性度。另外地或另选地，可以通过减小晶体管的栅极的宽度来增加线性度。但是，这样的减小也减小了载流子密度，而这是不期望发生的。一些实施方式基于以下认识：可以利用将宽度恢复到目标载流子密度所期望的尺寸的不同金属来补偿栅极宽度的减小。这种复合多金属栅极结构中的每个金属具有减小的栅极宽度，并因此具有提高的线性度。另外，不同的金属具有不同的功函数，从而导致不同的控制漏极电流关于栅极电压的变化的电压阈值。因此，由不同金属引发的漏极电流会相互干扰(interfere)。因此，通过改变不同金属的板的类型和尺寸，可以使用这种干扰来提高晶体管的总线性度。实际上，我们的仿真表明，针对各种测试的布置和适合用作复合栅极的一部分的不同材料的选择，宽度减小和所述干扰会提高晶体管的线性度。为此，在一些实施方式中，晶体管的栅极包括沿着栅极的宽度彼此平行布置的至少两个不同金属的板。这种布置允许所述板在相同的栅极区域下形成多个虚拟沟道。尽管这些虚拟沟道连接相同的源极和漏极，但由于阈值电压值略有不同，因此在本文中将它们称为虚拟沟道。技术方案因此，一些实施方式公开了一种晶体管，该晶体管包括：半导体结构；源极和漏极，该源极和漏极被布置在半导体结构上；以及栅极，该栅极被布置在源极和漏极之间。栅极包括沿着栅极的宽度彼此平行地布置的至少两个不同金属的板。晶体管的示例包括高电子迁移率晶体管(HEMT)，其中，半导体结构包括多层，以形成当电压被施加到栅极时将载流子从源极传送到漏极的载流子沟道。其中，根据一些实施方式的晶体管可以尤其用于低噪声放大器、功率放大器、射频电子器件和数字电子器件等。在一些实施方式中，晶体管还包括被布置在不同金属的板的顶部上的金属层。这样的金属层简化了板的同时控制。例如，在一些实施方式中，板不彼此接触，并且在所述金属层的帮助下实现对板的同时控制。在另选的实施方式中，这些板沿着形成栅极长度的侧部彼此接触。另外地或另选地，不同的实施方式可以改变尺寸、板的数量、板的材料和布置。例如，在一种实施方式中，板具有相同的栅极长度和/或栅极宽度。在另选的实施方式中，板具有不同的栅极长度和/或栅极宽度。例如，在一些实施方式中，不同金属的选择和布置使得金属的功函数沿着复合栅极的宽度逐渐变化。然而，在另选的实施方式中，所选择的板的材料的功函数任意变化。在一些实施方式中，将不同金属的板布置在半导体结构的顶部上。在不同的实施方式中，晶体管包括被布置在半导体结构的顶部上的氧化物层或半导体，并且不同金属的板被布置在氧化物或半导体层的顶部上。在一些实施方式中，晶体管适于射频(RF)应用。为此，在一些实施方式中，选择源极、漏极和栅极的相互间的几何布置以用于放大RF信号。例如，在一种实现形式中，晶体管的源极和栅极之间的距离大于栅极和漏极之间的距离。附图说明[图1A]图1A示出了根据一种实施方式的晶体管的三维示意图。[图1B]图1B示出了图1A的晶体管的俯视图。[图1C]图1C示出了根据一些实施方式的沿着器件的宽度在沟道的中部的截面图。[图1D]图1D示出了根据一些实施方式如何在源极和漏极之间的半导体结构中形成虚拟沟道Ch-1、Ch-2、...、Ch-N的示意图。[图1E]图1E示出了根据一种实施方式的沿晶体管的长度的截面图。[图2A]图2A示出了说明包括沿着器件的宽度布置的多个金属板的栅极如何提高半导体器件的线性度的曲线图。[图2B]图2B示出了说明包括沿着器件的宽度布置的多个金属板的栅极如何提高半导体器件的线性度的曲线图。[图3]图3示出了根据一些实施方式的具有单一栅极的晶体管和具有多个金属栅极的晶体管的gm-Vgs曲线。[图4]图4示出了根据一些实施方式的晶体管的gm3-Vgs特性410的曲线图。[图5]图5示出了根据一种实施方式的沿着具有沉积在多个金属板的顶部上的公共金属板的多金属栅极晶体管的宽度的截面。[图6]图6示出了根据另一实施方式的沿着晶体管的宽度的截面图。[图7]图7示出了根据一本文档来自技高网...

【技术保护点】
1.一种晶体管，该晶体管包括：/n半导体结构；/n源极和漏极，所述源极和漏极被布置在所述半导体结构上；以及/n栅极，该栅极在所述源极和所述漏极之间延伸，其中，所述栅极包括沿所述栅极的宽度彼此相邻布置的至少两个不同金属的板。/n

【技术特征摘要】
【国外来华专利技术】20171017 US 15/785,6251.一种晶体管，该晶体管包括：
半导体结构；
源极和漏极，所述源极和漏极被布置在所述半导体结构上；以及
栅极，该栅极在所述源极和所述漏极之间延伸，其中，所述栅极包括沿所述栅极的宽度彼此相邻布置的至少两个不同金属的板。


2.根据权利要求1所述的晶体管，其中，所述半导体结构包括源极区域、沟道区域和漏极区域，其中，所述源极被沉积在所述源极区域的顶部上，其中，所述漏极被沉积在所述漏极区域的顶部上，并且其中，所述栅极被沉积在所述沟道区域的顶部上，其中，所述源极区域和所述漏极区域掺杂有具有第一导电类型的第一杂质，其中，所述沟道区域掺杂有具有与所述第一导电类型相反的第二导电类型的第二杂质。


3.根据权利要求1所述的晶体管，该晶体管还包括：
金属层，该金属层被布置在所述不同金属的板的顶部上。


4.根据权利要求3所述的晶体管，其中，所述板不彼此接触。


5.根据权利要求1所述的晶体管，其中，所述板具有不同的栅极宽度。


6.根据权利要求1所述的晶体管，其中，所述板沿着所述板的形成栅极长度的侧部彼此接触。


7.根据权利要求1所述的晶体管，所述源极与所述栅极之间的距离大于所述栅极与所述漏极之间的距离。


8.根据权利要求1所述的晶体管，其中，所述栅极包括具有不同功函数的不同金属的集合，以形成具有不同阈值电压并且连接所述源极和所述漏极的虚拟沟道的集合，从而使得由同一栅极操作的所述虚拟沟道的集合增加所述晶体管的线性度。


9.根据权利要求1所述的晶体管，其中，所述不同金属的板被布置为使得所述不同金属的功函数沿着所述栅极的宽度逐渐变化。


10.根据权利要求1所述的晶体管，该晶体管还包括：
氧化物层，该氧化物层被布置在所述半导体结构的顶部上，其中，所述不同金属的板被布置在所述氧...

【专利技术属性】
技术研发人员：张坤好，N·乔杜里，
申请(专利权)人：三菱电机株式会社，
类型：发明
国别省市：日本;JP