低条带噪声的比较器及包括其的CMOS图像传感器制造技术

低条带噪声的比较器及包括其的CMOS图像传感器。一种比较器可以包括：比较块，该比较块适于比较斜坡信号和像素信号并输出比较信号；电压调整块，该电压调整块适于调整钳位电压；以及输出电压摆幅控制电路，该输出电压摆幅控制电路适于基于来自电压调整块的钳位电压来控制比较块的输出电压摆幅。

Comparator with low band noise and CMOS image sensor

【技术实现步骤摘要】
低条带噪声的比较器及包括其的CMOS图像传感器
本专利文档中公开的技术和实现涉及模数转换器(ADC)及包括ADC的图像传感器。
技术介绍
诸如电荷耦合器件(CCD)或CMOS图像传感器(CIS)之类的图像传感器包括大量图像传感器像素，以将光子转换为电子。每个像素累积与传感器像素所捕获的光子数量成正比的电荷。在大多数图像传感器中，采用模数转换器(ADC)以基于与传感器像素所累积的电荷相对应的模拟像素输出来产生数字输出。模拟像素输出的模数转换是影响图像传感器的性能的非常重要的过程，因此在给定的情况下可以采用不同的方法。
技术实现思路
本专利文档的实施方式涉及具有改善的性能特征的图像感测装置。在一些实施方式中，所公开的图像感测装置包括用于使用输出电压摆幅控制块来限制其输出电压摆幅的比较器以及包括该比较器的CIS。在实施方式中，比较器可以包括：比较电路，该比较电路被配置为比较斜坡信号和像素信号并输出比较信号；电压调整电路，该电压调整电路被配置为调整钳位电压；以及输出电压摆幅控制电路，该输出电压摆幅控制电路联接至比较电路和电压调整电路，以基于来自电压调整电路的钳位电压来控制比较电路的输出电压摆幅。比较器还可以包括采样电路，该采样电路联接至电压调整电路，以对来自电压调整电路的钳位电压进行采样，并且将所采样的电压传送至输出电压摆幅控制电路。在所公开的技术的另一实施方式中，比较器可以包括：输出节点，该输出节点联接至一个或更多个上拉晶体管和一个或更多个下拉晶体管，一个或更多个上拉晶体管被配置为将正电源电压传递至其输出端子，一个或更多个下拉晶体管被配置为将负电源电压传递至其输出端子；钳位控制电路，该钳位控制电路被配置为一旦检测到输出节点的电压上升到第一阈值电平以上，生成第一控制电压，并且一旦检测到输出节点的电压下降到第二阈值电平以下，生成第二控制电压，其中，第一电压低于正电源电压，并且第二电压高于负电源电压；以及钳位电路，该钳位电路联接至输出节点，以基于第一控制电压和第二控制电压将输出节点的电压值保持在第一阈值电压和第二阈值电压之间的电压范围内。在所公开的技术的另一实施方式中，比较器可以包括：至少两个输入节点；至少一个输出节点；一个或更多个上拉晶体管，该一个或更多个上拉晶体管联接至至少一个输出节点，被配置为接收正电源电压以将该比较器的输出节点朝向正电源电压增加；一个或更多个下拉晶体管，该一个或更多个下拉晶体管联接至至少一个输出节点，被配置为接收负电源电压，以将该比较器的输出节点朝向负电源电压降低；钳位控制电路，该钳位控制电路一旦检测到输出节点的电压上升到第一阈值电平以上，生成第一控制电压，并且一旦检测到输出节点的电压下降到第二阈值电平以下，生成第二控制电压；第一钳位电路，该第一钳位电路包括接收所述第一控制电压的第一控制端子并联接至输出节点，以基于第一控制电压向输出节点提供第一电流路径，以钳位输出节点的电压值；以及第二钳位电路，该第二钳位电路包括接收第二控制电压的第二控制端子并且联接至输出节点，以基于第二控制电压向输出节点提供第二电流路径，以钳位输出节点的电压值。在实施方式中，CIS可以包括：适于输出与入射光相对应的像素信号的像素阵列；适于针对各行线选择并控制像素阵列内的像素的行解码器；，适于生成斜坡信号的斜坡信号发生器；适于将从斜坡信号发生器施加的斜坡信号与来自像素阵列的像素信号进行比较的比较块；适于调整钳位电压的电压调整块；适于根据来自电压调整块的钳位电压控制比较块的输出电压摆幅的输出电压摆幅控制块；适于根据来自比较块的输出信号对时钟进行计数的计数电路；适于存储来自计数电路的计数信息的存储器电路；适于控制行解码器、斜坡信号发生器、比较块、计数电路和存储器电路的操作的控制电路；以及适于在控制电路的控制下输出存储器电路的数据的列读出电路。CIS还可以包括采样块，该采样块适于对来自电压调整块的钳位电压进行采样，并将所采样的电压传送到输出电压摆幅控制块。附图说明图1A例示了CMOS图像传感器(CIS)的示例。图1B是图1A的CIS的模数转换定时图的示例。图2A例示了图1A的比较器的示例。图2B例示了图1A的比较器的另一示例。图3例示了CIS的另一示例。图4是例示基于所公开的技术的实施方式实现的比较器的示例的图。图5例示了基于所公开的技术的实施方式实现的比较器的输出电压的波形。图6是例示基于所公开的技术的另一实施方式实现的比较器的示例的图。图7是基于所公开的技术的一些实施方式实现的比较器的操作定时图。图8是例示基于所公开的技术的实施方式实现的CIS的图。具体实施方式诸如CIS之类的图像传感器可以包括模数转换器(ADC)，以基于与图像传感器的图像传感器像素所累积的电荷相对应的模拟像素输出来产生数字输出。传统方法是每个图像传感器使用单个ADC，以便将像素输出时间多路复用到全局ADC的输入，以产生数字输出。随着对高分辨率和高帧速率的需求的增加，这种传统方法变得不切实际，因此通过在每个像素阵列列上布置一个ADC来实现的列并行ADC已经出现作为传统方法的替代方法。然而，即使在列并行ADC中，每个斜坡发生器也连接至数十至数千个比较器，以将斜坡信号施加到比较器。由于全局斜坡发生器所看到的整体负载包括与比较器相关联的所有寄生电容和电阻，因此一些比较器的电容和电阻的变化可能会影响其它比较器所经受的电流和/或电压条件的范围，从而导致模数转换不准确。ADC能够将单斜率斜坡信号用作用于对模拟像素输出进行采样的参考信号。在计数器计数的同时，斜坡信号和模拟像素输出被施加到比较器。一旦斜坡信号的电压等于模拟像素输出的电压，计数器值被存储以产生数字输出。在ADC的一些实现中，许多比较器共同联接至全局斜坡发生器，以接收斜坡信号。在实施方式中，可以使用运算跨导放大器(OTA)来实现比较器，该运算跨导放大器的差分输入电压产生输出电流。OTA的输出电压可以基于其负载电阻来确定。例如，放大器的输出电压是其输出电流与其负载电阻的乘积。在另一实施方式中，可以使用一个或更多个反相器(例如，级联CMOS反相器)来实现比较器。在一些实现中，比较器可以包括：输入节点，其包括用于接收斜坡信号以及模拟像素输出的晶体管；以及输出节点，其包括用于将输出节点“上拉”至正电源电压(例如，Vdd电压)或“下拉”至负电源电压(例如，接地电压)的晶体管。当输出节点处的电压在正电源电压和负电源电压之间波动时，“反冲(kick-back)”效应可以导致全局斜坡发生器看到的输入节点的寄生电容发生变化。数千个比较器的输入节点处的负载电容的变化能够引发ADC操作中的非线性。如上所讨论的，与固态拾取器件不同，CIS将从像素阵列输出的模拟信号(像素信号)转换为数字信号。为了将模拟信号转换为数字信号，CIS使用了高分辨率的模数转换器(ADC)。依据如何实现ADC，ADC的示例可以包括使用单个ADC的单ADC方案和使用列ADC的列ADC方案本文档来自技高网...

【技术保护点】
1.一种比较器，该比较器包括：/n比较电路，该比较电路被配置为将斜坡信号和像素信号进行比较并输出比较信号；/n电压调整电路，该电压调整电路被配置为调整钳位电压；以及/n输出电压摆幅控制电路，该输出电压摆幅控制电路联接至所述比较电路和所述电压调整电路，以基于来自所述电压调整电路的所述钳位电压来控制所述比较电路的输出电压摆幅。/n

【技术特征摘要】
20181115 KR 10-2018-01407631.一种比较器，该比较器包括：
比较电路，该比较电路被配置为将斜坡信号和像素信号进行比较并输出比较信号；
电压调整电路，该电压调整电路被配置为调整钳位电压；以及
输出电压摆幅控制电路，该输出电压摆幅控制电路联接至所述比较电路和所述电压调整电路，以基于来自所述电压调整电路的所述钳位电压来控制所述比较电路的输出电压摆幅。


2.根据权利要求1所述的比较器，该比较器还包括：采样电路，该采样电路联接至所述电压调整电路，以对来自所述电压调整电路的所述钳位电压进行采样并将所采样的电压传送至所述输出电压摆幅控制电路。


3.根据权利要求2所述的比较器，其中，所述采样块包括：
第一采样电路，该第一采样电路联接至所述电压调整电路，以对来自所述电压调整电路的第一钳位电压进行采样并将所采样的电压施加到所述输出电压摆幅控制电路；以及
第二采样电路，该第二采样电路联接至所述电压调整电路，以对来自所述电压调整电路的第二钳位电压进行采样并将所采样的电压施加到所述输出电压摆幅控制电路。


4.根据权利要求2所述的比较器，其中，所述采样电路设置在每一列。


5.根据权利要求1所述的比较器，其中，所述电压调整电路被配置为将第一钳位电压和第二钳位电压中的每个调整至预设电平。


6.根据权利要求1所述的比较器，其中，所述电压调整电路包括全局数模转换器DAC，该全局数模转换器DAC适于将第一钳位电压和第二钳位电压中的每个调整至预设电平并且将经调整的电压全局地施加到每列的所述输出电压摆幅控制电路。


7.根据权利要求1所述的比较器，其中，所述输出电压摆幅控制电路包括钳位电路，该钳位电路适于根据来自所述电压调整电路的所述钳位电压来对所述比较电路的输出电压进行钳位。


8.根据权利要求1所述的比较器，其中，所述输出电压摆幅控制电路包括：
第一晶体管，该第一晶体管适于根据来自所述电压调整电路的第一钳位电压来限制所述比较电路的所述输出电压的上电平；以及
第二晶体管，该第二晶体管适于根据来自所述电压调整电路的第二钳位电压来限制所述比较电路的所述输出电压的下电平。


9.根据权利要求1所述的比较器，其中，所述输出电压摆幅控制电路设置在第一输出节点和第二输出节点之间。


10.根据权利要求1所述的比较器，其中，所述输出电压摆幅控制电路包括：
PMOS晶体管，该PMOS晶体管具有联接至第一输出节点的源极端子、联接至所述电压调整电路的栅极端子、以及联接至第二输出节点的漏极端子；以及
NMOS晶体管，该NMOS晶体管具有联接至所述第一输出节点的源极端子、联接至所述电压调整电路的栅极端子以及联接至所述第二输出节点的漏极端子。


11.一种比较器，该比较器包括：
输出节点，该输出节点联接至一个或更多个上拉晶体管和一个或更多个下拉晶体管，所述一个或更多个上拉晶体管被配置为将正电源电压传递至所述一个或更多个上拉晶体管的输出端子，所述一个或更多个下拉晶体管被配置为将负电源电压传递至所述一个或更多个下拉晶体管的输出端子；
钳位控制电路，该钳位控制电路被配置为在检测到所述输出节点的电压上升到第一阈值电平以上时生...

【专利技术属性】
技术研发人员：金贤俊，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国;KR