集成电路的波浪形图案及其形成方法、集成电路技术

本申请涉及半导体制作技术领域，具体而言，涉及一种集成电路的波浪形图案的形成方法、集成电路的波浪形图案及集成电路，其中，此波浪形图案的形成方法包括：在基底上形成第一图案和第二图案，第一图案包括多个在第一方向上间隔排布的第一条形图案，第二图案包括多个在第二方向上间隔排布并与第一条形图案相交的第二条形图案；在基底上形成第三图案，第三图案位于第一图案和第二图案上，第三图案包括多个在第三方向上间隔排布并与第一条形图案及第二条形图案相交的第三条形图案；利用第三条形图案切断第一条形图案和第二条形图案，以使相邻第三条形图案之间形成波浪形图案。这样设计能够降低波浪形图案出现断线的情况，提高集成电路的制造良率。

Wave pattern of integrated circuit and its forming method, integrated circuit

【技术实现步骤摘要】
集成电路的波浪形图案及其形成方法、集成电路
本申请涉及半导体制作
，具体而言，涉及一种集成电路的波浪形图案的形成方法、集成电路的波浪形图案及集成电路。
技术介绍
随着集成电路制造的发展，集成度越来越高，单位面积所包含的晶体管个数也在飞速增加。在制造工艺上衡量集成度的主要指标就是光刻工艺的分辨率，它用来区别硅片表面临近的特征图形的能力。目前，一般用关键尺寸(CD，CriticalDimension)来衡量分辨率R。其中，形成的关键尺寸越小，分辨率越好。为了获得更小的关键尺寸，可以从减小k1(此k1称为工艺因子或分辨率常数)方面改进。相关技术中，通常采用一次构图工艺加工出波浪形图案，但为了保证分辨率良好，k1值通常较小，因此，在采用一次构图工艺加工波浪形图案时，容易在波浪形图案的弯曲处出现断线的情况，降低了集成电路的制造良率。需要说明的是，在上述
技术介绍
部分公开的信息仅用于加强对本申请的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
技术实现思路
本申请的目的在于提供一种集成电路的波浪形图本文档来自技高网...

【技术保护点】
1.一种集成电路的波浪形图案的形成方法，其特征在于，包括：/n在基底上形成第一图案和第二图案，所述第一图案包括多个在第一方向上间隔排布的第一条形图案，所述第二图案包括多个在第二方向上间隔排布的第二条形图案，所述第二条形图案与所述第一条形图案相交；/n在所述基底上形成第三图案，所述第三图案位于所述第一图案和所述第二图案上，所述第三图案包括多个在第三方向上间隔排布的第三条形图案，所述第三条形图案与所述第一条形图案及所述第二条形图案相交；/n利用所述第三条形图案切断所述第一条形图案和所述第二条形图案，以使相邻所述第三条形图案之间形成波浪形图案，所述波浪形图案包括多个第一条形子片段及连接相邻所述第一条...

【技术特征摘要】
1.一种集成电路的波浪形图案的形成方法，其特征在于，包括：
在基底上形成第一图案和第二图案，所述第一图案包括多个在第一方向上间隔排布的第一条形图案，所述第二图案包括多个在第二方向上间隔排布的第二条形图案，所述第二条形图案与所述第一条形图案相交；
在所述基底上形成第三图案，所述第三图案位于所述第一图案和所述第二图案上，所述第三图案包括多个在第三方向上间隔排布的第三条形图案，所述第三条形图案与所述第一条形图案及所述第二条形图案相交；
利用所述第三条形图案切断所述第一条形图案和所述第二条形图案，以使相邻所述第三条形图案之间形成波浪形图案，所述波浪形图案包括多个第一条形子片段及连接相邻所述第一条形子片段的第二条形子片段，所述第一条形子片段、所述第二条形子片段分别为所述第一条形图案、所述第二条形图案上的部分结构。


2.根据权利要求1所述的形成方法，其特征在于，所述在基底上形成第一图案和第二图案，包括：
采用一次构图工艺在所述基底上同时形成所述第一图案和所述第二图案。


3.根据权利要求2所述的形成方法，其特征在于，所述采用一次构图工艺在所述基底上同时形成所述第一图案和所述第二图案，包括：
在所述基底上形成图案层；
在所述图案层上形成光刻胶；
采用网状掩膜板对所述光刻胶进行光刻工艺，以形成网状光刻胶图案；
使用所述网...

【专利技术属性】
技术研发人员：不公告发明人，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：安徽;34