【技术实现步骤摘要】
一种瞬态电压抑制二极管及电子产品
本技术涉及基本电气元件领域，具体涉及一种瞬态电压抑制二极管及电子产品。
技术介绍
瞬变电压抑制二极管由于体积小，响应快，漏电小，精度高，无跟随电流，每次经受瞬变电压，性能不会下降，可靠性高等优点，被广泛使用在电路保护中。随着电路的发展，对瞬变电压抑制二极管的要求也越来越高，要求更高的抗浪涌能力和更低的箝位电压，目前市场上存在的各种TVS(瞬变电压抑制二极管)纵向结构的设计工艺，使用打线工艺进行封装。但打线工艺严重限制了芯片尺寸，导致抗浪涌能力差，箝位电压高的缺点。虽然横向结构的芯片设计可以使用芯片级的封装，但是由于其自身的结构特点导致浪涌能力差。基于这些限制技术了一种新型的TVS，在现有封装条件下尽可能增加芯片面积来满足更高的抗浪涌能力和更低的箝位电压。
技术实现思路
本技术实施例的目的在于提供一种瞬态电压抑制二极管及电子产品，以尽可能增加芯片面积来满足更高的抗浪涌能力和更低的箝位电压。第一方面，本技术公开了一种瞬态电压抑制二极管，包括：衬底，设置在所述衬底上方的外延...
【技术保护点】
1.一种瞬态电压抑制二极管，包括：衬底，设置在所述衬底上方的外延层和设置在外延层内的阱区，所述阱区的掺杂类型和所述外延层的掺杂类型相反，其特征在于，所述阱区的外围设置有第一沟槽，所述第一沟槽的外围设置有第二沟槽，所述第一沟槽和所述第二沟槽贯穿所述外延层并延伸至所述衬底，所述第一沟槽填充有绝缘材料，所述第二沟槽填充有导电材料；或/n所述阱区的内侧周围设置第一沟槽，所述第一沟槽贯穿所述阱区和所述外延层并延伸至所述衬底，所述阱区的外围设置有所述第二沟槽，所述第二沟槽贯穿所述外延层并延伸至所述衬底，所述第一沟槽填充有绝缘材料，所述第二沟槽填充有导电材料。/n
【技术特征摘要】
20191122 CN 20192203808871.一种瞬态电压抑制二极管，包括：衬底，设置在所述衬底上方的外延层和设置在外延层内的阱区，所述阱区的掺杂类型和所述外延层的掺杂类型相反，其特征在于，所述阱区的外围设置有第一沟槽，所述第一沟槽的外围设置有第二沟槽，所述第一沟槽和所述第二沟槽贯穿所述外延层并延伸至所述衬底，所述第一沟槽填充有绝缘材料，所述第二沟槽填充有导电材料；或
所述阱区的内侧周围设置第一沟槽，所述第一沟槽贯穿所述阱区和所述外延层并延伸至所述衬底，所述阱区的外围设置有所述第二沟槽，所述第二沟槽贯穿所述外延层并延伸至所述衬底，所述第一沟槽填充有绝缘材料，所述第二沟槽填充有导电材料。
2.如权利要求1所述的瞬态电压抑制二极管，其特征在于，所述第二沟槽由多个条状沟槽组成，多个所述条状沟槽宽度相同或不同，多个所述条状沟槽之间的间距相同或不同。
3.如权利要求1-2任一项所述瞬态电压抑制二极管，其特征在于，所述第一沟槽中填充的绝缘材料为二氧化硅，所述第二沟槽中填充的导电材料为金属。
4.如权利要求1-2任一项所述瞬态电压抑制二极管，其特征在于，所述阱区为N型掺杂，所述外延层为P型掺杂，所述衬底为N型掺杂:
或，所述阱区为P型掺杂，所述外延层为N型掺杂，所述衬底为P型掺杂:
或，阱区为N型掺杂，所述外延层为P型掺杂，所述衬底为P型掺杂:
或所述阱区为P型掺杂，所述外延层为N型掺杂，所述衬底为N型掺杂。
5.一种瞬态电压抑制二极管，包括，半导体层，所述半导体层的正面设置有第一阱区和...
【专利技术属性】
技术研发人员：李登辉，许成宗，刘凯哲，
申请(专利权)人：上海韦尔半导体股份有限公司，
类型：新型
国别省市：上海;31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。