一种低功耗逐次逼近型模数转换器和模数转换方法技术

一种逐次逼近型模数转换器，包括第一电容阵列、第二电容阵列、比较器和逐次逼近逻辑控制电路，所述第二电容阵列的参考电压是最大输入电压的一半，所述逐次逼近逻辑控制电路采用单调的开关切换策略，从而降低了模数转换的功耗。本申请公开的逐次逼近型模数转换器能够解决现有技术中传统结构的SAR ADC能耗高的问题。本申请还对应公开了一种用于逐次逼近型模数转换器的模数转换方法。

A low power successive approximation A / D converter and a / D conversion method

【技术实现步骤摘要】
一种低功耗逐次逼近型模数转换器和模数转换方法
本申请一般涉及集成电路领域，具体涉及一种逐次逼近型模数转换器。
技术介绍
逐次逼近型模数转换器(SuccessiveApproximationRegisterAnalog-to-DigitalConverter，SARADC)是一种基于二进制搜索逼近算法的ADC，其基本工作原理是利用二进制权电容阵列对基准电压进行衰减，达到对电容阵列上的总电荷进行二元划分的目的，以此实现二进制逼近搜索算法。传统的电荷再分配型SARADC主要包括电容阵列、比较器和逐次逼近逻辑控制电路。其中电容阵列是SARADC能耗的重要来源之一，传统结构的SARADC采用的电容阵列和开关方案存在功耗高的问题。
技术实现思路
鉴于现有技术中的上述缺陷或不足，期望提供一种低功耗的逐次逼近型模数转换器，能够解决现有技术中能耗高的问题。第一方面，本申请提供了一种n位逐次逼近型模数转换器，包括第一电容阵列、第二电容阵列、比较器和逐次逼近逻辑控制电路，所述第一电容阵列与所述比较器的第一输入端和所述逐次逼近逻辑电本文档来自技高网...

【技术保护点】
1.一种n位逐次逼近型模数转换器，包括第一电容阵列、第二电容阵列、比较器和逐次逼近逻辑控制电路，所述第一电容阵列与所述比较器的第一输入端和所述逐次逼近逻辑电路相连接，所述第二电容阵列与所述比较器的第二输入端和所述逐次逼近逻辑电路相连接，所述比较器的输出端与所述逐次逼近逻辑控制电路相连接，所述逐次逼近型逻辑控制电路输出数字信号，其特征在于：/n所述第一电容阵列包括并联的电容C

【技术特征摘要】
1.一种n位逐次逼近型模数转换器，包括第一电容阵列、第二电容阵列、比较器和逐次逼近逻辑控制电路，所述第一电容阵列与所述比较器的第一输入端和所述逐次逼近逻辑电路相连接，所述第二电容阵列与所述比较器的第二输入端和所述逐次逼近逻辑电路相连接，所述比较器的输出端与所述逐次逼近逻辑控制电路相连接，所述逐次逼近型逻辑控制电路输出数字信号，其特征在于：
所述第一电容阵列包括并联的电容Ca0～Ca(n-1),所述第二电容阵列包括并联的电容Cb0～Cb(n-1),其中Ca0＝Cb0＝C，Cai＝Cbi＝2i-1C，i＝1～(n-1)，C为电容基本单位；
所述第一电容阵列的所有上极板与所述比较器的第一输入端相连接，所述比较器的第一输入端通过开关Sa0与输入电压信号VIN相接，电容Ca0的下极板接参考电压信号VREF，电容Ca1～Ca(n-1)分别通过开关Sa1～Sa(n-1)接参考电压信号VREF，所述第二电容阵列的所有上极板与所述比较器的第二输入端相连接，所述比较器的第二输入端通过开关Sb0与参考电压信号VREF相接，电容Cb0的下极板接参考电压信号VREF，电容Cb1～Cb(n-1)分别通过开关Sb1～Sb(n-1)接参考电压信号VREF；
所述逐次逼近逻辑控制电路根据所述比较器的比较结果输出控制信号以控制开关Sa1～Sa(n-1)和Sb1～Sb(n-1)的切换。


2.根据权利要求1所述的模数转换器，其特征在于，所述参考电压信号VREF是最大输入电压信号的一半。


3.根据权利要求1所述的模数转换器，其特征在于，所述开关Sa0、Sa1～Sa(n-1)、Sb0、Sb1～Sb(n-1)采用CMOS开关。


4.根据权利要求1所述的模数转换器，其特征在于，所述比较器包括依次相连的三个相同的前置运算放大器和一个动态比较器。


5.根据权利要求4所述的模数转换器，其特征在于，所述比较器采用输入失调消除和输出失调消除技术。


6.根据权利要求1所述的模数转换器，其特征在于，所述逐次逼近逻辑控制电路根...

【专利技术属性】
技术研发人员：邬亮，张烨，李钰静，刘宗文，其他发明人请求不公开姓名，
申请(专利权)人：楚天龙股份有限公司，
类型：发明
国别省市：广东;44