一种混合集成电路的双层封装结构及其制作方法技术

本申请提供了一种混合集成电路的双层封装结构及其制作方法，本申请封装结构包括基板、双层一体化外壳、外壳盖板，所述基板包括底层基板和上层基板，所述基板上表面装配有电子元器件；所述双层一体化外壳包括外壳底座、双腔壳体；所述底层基板焊接于所述外壳底座上，所述上层基板焊接于所述双腔壳体的上腔中；所述底层基板和所述上层基板之间通过管脚、连接导线焊接连接。本申请技术方案采用双层装配结构和双层一体化外壳，既可大幅提升产品的封装密度，便于电子元器件的小型化设计，又可保障产品的结构强度，满足高等级产品的可靠性需求。

A double layer packaging structure of hybrid integrated circuit and its fabrication method

【技术实现步骤摘要】
一种混合集成电路的双层封装结构及其制作方法
本申请涉及混合集成电路封装
，尤其涉及一种混合集成电路的双层封装结构及其制作方法。
技术介绍
混合集成电路属气密性封装器件，内部密封高纯氮气，用于保证产品内裸芯片、键合丝等脆弱部件与外部不利的环境完全隔离，其产品具有工作温度范围宽、环境适应性好，可靠性高等特点，广泛应用于有高可靠性要求的领域。现有技术厚膜混合集成电路的封装结构，如图1所示，该封装结构采用全金属气密性封装外壳11；厚膜成膜基板12组装在封装外壳11的底座上；厚膜成膜基板12表面有布线层13，其上组装有芯片14、片式元件15、磁性电感或变压器16等，通过键合丝17、焊接引线18连接后构成特定功能的电路封装结构。由图1所示，可知现有技术混合集成电路为典型的单层装配结构，封装结构中元器件组装密度低，且由于需要较大面积的厚膜成膜基板，不利于电子元器件的小型化设计。
技术实现思路
为了解决上述问题，本申请提供了一种混合集成电路的双层封装结构及其制作方法，既可大幅提升混合集成电路产品的组装密度，利于电子元器件的小型化设计，又能保障电子元器件的结构强度，满足高等级电子元器件的可靠性需求。为了实现上述目的，本申请提供如下技术方案：一种混合集成电路的双层封装结构，所述双层封装结构包括：基板和双层一体化外壳、外壳盖板；所述基板包括底层基板和上层基板，所述底层基板和上层基板的上表面装配有电子元器件；所述双层一体化外壳包括外壳底座和双腔壳体；所述双腔壳体包括上腔和下腔，所述上腔和下腔之间通过隔板隔开；所述底层基板焊接在所述外壳底座上，所述上层基板焊接在所述双腔壳体的上腔一侧所述隔板上；所述底层基板和所述上层基板之间通过管脚、连接导线焊接连接。优选的，所述外壳底座与所述双腔壳体通过储能焊接进行焊接，形成一体化结构。优选的，所述底层基板、所述双腔壳体和所述上层基板分别包括用于所述管脚或连接导线穿过的隔板通孔或基板通孔；所述管脚由下往上，穿过所述下层基板的基板通孔、所述双腔壳体的隔板通孔以及所述上层基板的基板通孔后，焊接连接上下层基板之间的表面焊盘；所述连接导线底部焊接于所述下层基板表面，由下往上，穿过隔板通孔和所述上层基板的基板通孔后，焊接连接上下层基板的表面焊盘。优选的，所述双层一体化外壳为金属材质，所述双层一体化外壳的内镀层为镍，外镀层为金。优选的，所述基板的基材材质为陶瓷。优选的，所述外壳底座的厚度设置在0.5mm～2mm之间。优选的，所述双腔壳体的壳壁、所述隔板的厚度设置在0.5mm～1.5mm之间。优选的，所述外壳底座边缘分布有第一储能焊接区，所述双腔壳体底部边缘分布有第二储能焊接区。优选的，所述储能焊接区1的宽度在1.5mm～2.5mm之间，所述储能焊接区2的宽度在1mm～2mm之间。一种制作方法，用于制作如上述所述的双层封装结构，所述制作方法包括：提供基板和双层一体化外壳、外壳盖板；完成底层基板和上层基板的装配；通过储能焊工艺完成外壳底座和双腔壳体的焊接，形成一体化外壳结构；完成上层基板与管脚、连接导线的焊接连接，并对焊接焊点进行局部清洗；平行缝焊，完成产品的密封。通过上述描述可知，本申请封装结构采用了双层一体化外壳，外壳结构强度高，相比于传统单层封装的混合集成电路，本申请的封装结构不仅可大幅提升产品封装密度，且可保障电子元器件的结构强度，满足高等级电子元器件的可靠性需求。附图说明为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。图1为现有技术中混合集成电路封装结构的结构示意图；图2为本申请实施例提供的一种混合集成电路双层封装结构的结构示意图；图3为本申请实施例提供的双层一体化外壳的的剖面结构示意图；图4为本申请实施例提供的双层一体化外壳底座的剖面结构示意图；图5为本申请实施例提供的双层一体化外壳双腔壳体的剖面结构示意图；图6为本申请实施例提供的一种混合集成电路双层封装结构制作方法的流程示意图。其中，各部件的名称说明如下：11-封装外壳底座，12-厚膜成膜基板，13-布线层，14-芯片，15-片式元件，16-大尺寸元件，17-键合丝，18-焊接引线，21-双层一体化外壳，22-绝缘子，23-管脚，24-外壳盖板，25-隔板，26-隔板通孔，27-上层基板，28-基板通孔，29-底层基板，30-连接导线；31-焊锡；32-储能焊接区1；33-储能焊接区2；41-外壳底座；51-双腔壳体。具体实施方式如图1所示，现有技术厚膜混合集成电路为典型的单层装配结构，产品内部组装密度相对较低。同时由于现有技术中，厚膜成膜基板12表面的布线线宽、布线线距、元器件组装间距值等均已接近厚膜成膜工艺及元器件装配工艺的下限值，在现有工艺结构无变更的情况下，封装结构内部元器件装配密度无进一步大幅提升的可能。因此，在当前电子元器件小型化、轻型化发展趋势下，如何大幅提升混合集成电路封装结构中元器件的组装密度，从而利于电子元器件的小型化设计，已经成为混合集成电路领域亟待解决的问题。需要说明的是，申请人在前期提出过一种混合集成电路的三维封装结构。本申请在封装结构和制作方法上均不同于之前提出的三维封装结构，并且产生的有益效果也存在明显差异。具体的，封装结构和制作方法不同：之前提出的三维封装结构采用的是支架装配结构，主要通过在支架上逐层装配的方式来实现产品的三维封装；而本申请采用的双层一体化外壳装配结构，先在双层一体化外壳的两部分(底座和双腔壳体)上分别完成装配，然后通过储能焊焊接形成双层一体化外壳，同时形成双层封装结构。产生的有益效果存在明显差异：之前提出的三维封装结构由于采用的是支架逐层装配的结构，该三维封装结构可以完成2层及2层以上三维产品的封装，而本申请提出的双层封装结构只能进行2层产品的封装；本申请提出的双层封装结构由于采用的是一体化金属外壳，外壳结构强度大，外壳上层也能进行大尺寸、较重元器件的装配，而之前的三维封装结构，由于支架及承重板的焊接强度有限，沉重板上装配的元器件重量也有限制，通常大尺寸、重量重的元件装配在外壳底层上，承重板上仅装配小尺寸、重量较轻的元器件；之前提出三维封装结构其产品内部的支撑台阶会占用一定的高度，因此，在同样封装层数(2层)的情况下，相比之前提出的三维封装结构，通过本申请封装完成的产品高度更低，垂直方向上的空间利用率更高。为使本申请的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本申请作进一步详细的说明。下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进本文档来自技高网...

【技术保护点】
1.一种混合集成电路的双层封装结构，其特征在于，所述双层封装结构包括：基板和双层一体化外壳、外壳盖板；/n所述基板包括底层基板和上层基板，所述底层基板和上层基板的上表面装配有电子元器件；/n所述双层一体化外壳包括外壳底座和双腔壳体；/n所述双腔壳体包括上腔和下腔，所述上腔和下腔之间通过隔板隔开；/n所述底层基板焊接在所述外壳底座上，所述上层基板焊接在所述双腔壳体的上腔一侧所述隔板上；/n所述底层基板和所述上层基板之间通过管脚、连接导线焊接连接。/n

【技术特征摘要】
1.一种混合集成电路的双层封装结构，其特征在于，所述双层封装结构包括：基板和双层一体化外壳、外壳盖板；
所述基板包括底层基板和上层基板，所述底层基板和上层基板的上表面装配有电子元器件；
所述双层一体化外壳包括外壳底座和双腔壳体；
所述双腔壳体包括上腔和下腔，所述上腔和下腔之间通过隔板隔开；
所述底层基板焊接在所述外壳底座上，所述上层基板焊接在所述双腔壳体的上腔一侧所述隔板上；
所述底层基板和所述上层基板之间通过管脚、连接导线焊接连接。


2.根据权利要求1所述的双层封装结构，其特征在于，所述外壳底座与所述双腔壳体通过储能焊接进行焊接，形成一体化结构。


3.根据权利要求1所述的双层封装结构，其特征在于，所述底层基板、所述双腔壳体和所述上层基板分别包括用于所述管脚或连接导线穿过的隔板通孔或基板通孔；
所述管脚由下往上，穿过所述下层基板的基板通孔、所述双腔壳体的隔板通孔以及所述上层基板的基板通孔后，焊接连接上下层基板之间的表面焊盘；
所述连接导线底部焊接于所述下层基板表面，由下往上，穿过隔板通孔和所述上层基板的基板通孔后，焊接连接上下层基板的表面焊盘。


4.根据权利要求1所述的双层封装结构，其特征在于，所述双层一体化...

【专利技术属性】
技术研发人员：许艳军，李秀灵，
申请(专利权)人：北京新雷能科技股份有限公司，
类型：发明
国别省市：北京;11