用于存储器决策反馈均衡器的电压参考计算制造技术

装置(10)包含信号输入端以接收数据输入作为位流的部分。所述装置(10)还包含参考输入端以接收参考信号。所述装置(10)进一步包含：推式电路系统(228)以接收第一权重值、接收第一校正值，以及基于所述第一权重值以及所述第一校正值产生推式信号(110)以选择性地修改所述数据输入；以及挽式电路系统(226)以接收第二权重值、接收第二校正值，以及基于所述第二权重值以及所述第二校正值产生挽式信号(112)以选择性地修改所述数据输入。

Voltage reference calculation for memory decision feedback equalizer

【技术实现步骤摘要】
【国外来华专利技术】用于存储器决策反馈均衡器的电压参考计算
本专利技术的实施例大体上涉及半导体存储器装置的领域。更确切地说，本专利技术的实施例涉及使用半导体存储器装置的决策反馈均衡器(DFE)电路来校正所发射的信号中的失真。
技术介绍
存储器装置的操作速率，包含存储器装置的数据速率，已经随着时间推移而增大。作为存储器装置的速度增大的副作用，由于失真所致的数据错误可能增大。举例来说，可能发生所发射的数据之间的符号间干扰，由此先前接收到的数据影响当前接收到的数据(例如，先前接收到的数据影响且干扰随后接收到的数据)。校正此干扰的一个方式是通过使用决策反馈均衡器(DFE)电路，其可经编程以抵消(即，撤销、减轻或抵消)信道对所发射的数据的作用。另外，校正所发射的信号中的失真仍旧很重要。然而，常规的失真校正技术可能不会充分地校正信号的失真。由常规的失真校正技术的缓慢过程引起的错误对最终数据造成额外失真，因此降低在存储器装置内发射的数据的可靠性。附图说明在阅读以下详细描述并且参考附图之后可以更好地理解本专利技术的各个方面，在附图中：图1是本文档来自技高网...

【技术保护点】
1.一种装置，其包括：/n信号输入端，其经配置以接收数据输入作为位流的部分；/n参考输入端，其经配置以接收参考信号；/n推式电路系统，其经配置以：/n接收第一权重值；/n接收第一校正值；以及/n基于所述第一权重值以及所述第一校正值产生推式信号以选择性地修改所述数据输入；以及/n挽式电路系统，其经配置以：/n接收第二权重值；/n接收第二校正值；以及/n基于所述第二权重值以及所述第二校正值产生挽式信号以选择性地修改所述数据输入。/n

【技术特征摘要】
【国外来华专利技术】20171221 US 15/850,9651.一种装置，其包括：
信号输入端，其经配置以接收数据输入作为位流的部分；
参考输入端，其经配置以接收参考信号；
推式电路系统，其经配置以：
接收第一权重值；
接收第一校正值；以及
基于所述第一权重值以及所述第一校正值产生推式信号以选择性地修改所述数据输入；以及
挽式电路系统，其经配置以：
接收第二权重值；
接收第二校正值；以及
基于所述第二权重值以及所述第二校正值产生挽式信号以选择性地修改所述数据输入。


2.根据权利要求1所述的装置，其中所述推式信号以及所述挽式信号经产生为彼此的加性相反值以按共用量修改所述数据输入。


3.根据权利要求1所述的装置，其中所述推式信号经产生以按第一量修改所述输入信号并且所述挽式信号经产生以按第二量修改所述数据输入。


4.根据权利要求3所述的装置，其中所述第一量大于所述第二量。


5.根据权利要求3所述的装置，其中所述第二量大于所述第一量。


6.根据权利要求1所述的装置，其中所述推式信号以及所述挽式信号经产生以修改所述数据输入以抵消对所述数据输入的来自所述位流的符号间干扰。


7.根据权利要求6所述的装置，其包括经配置以基于所述参考值以及所述经修改的数据输入产生经校正位的数据锁存器。


8.根据权利要求7所述的装置，其中所述数据锁存器包括输入端以接收计时信号。


9.根据权利要求8所述的装置，其中所述数据锁存器经配置以利用所述计时信号以输出所述经校正位。


10.根据权利要求9所述的装置，其包括耦合到所述数据锁存器的并行器，其中所述并行器经配置以从所述数据锁存器接收经校正位。


11.根据权利要求10所述的装置，其中所述并行器包括经配置以存储所述经校正位的指示的数据位置。


12.根据权利要求11所述的装置，其中所述并行器经配置以从所述数据位置发射所述经校正位的所述指示以产生所述第一权重值以及所述第二权重值。


13.根据权利要求12所述的装置，其中所述装置利用所述校正位的所述指示以产生所述第一权重值、所述第一校正值、所述第二权重值或所述第二校正值中的一或多个。


14.根据权利要求...

【专利技术属性】
技术研发人员：R·斯里拉曼尼，J·E·泰勒，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：美国;US