片上终结电路和半导体存储器制造技术

本发明专利技术实施例提供一种片上终结电路和半导体存储器，片上终结电路包括：多个被校准单元，被校准单元用于连接参考电阻的校准节点端；控制单元，连接于被校准单元，控制单元用于连接所述校准节点端，并根据参考电阻控制对被校准单元的校准；其中，校准后的多个被校准单元具有至少两个不同的阻值。本发明专利技术实施例的技术方案可以降低调节ODT阻值的控制电路的设计复杂度，减少电路面积，缩短调节时间。

On chip termination circuit and semiconductor memory

【技术实现步骤摘要】
片上终结电路和半导体存储器
本专利技术涉及集成电路
，尤其涉及一种片上终结电路和半导体存储器。
技术介绍
本部分旨在为权利要求书中陈述的本专利技术的实施例提供背景或上下文。此处的描述不因为包括在本部分中就承认是现有技术。半导体存储装置，例如静态随机存取存储器(StaticRandom-AccessMemory，简称SRAM)、动态随机存取存储器(DynamicRandomAccessMemory，简称DRAM)、只读存储器(Read-OnlyMemory，简称ROM)、闪存等。在DDR3/4(DoubleDataRateSynchronousDynamicRandomAccessMemory3/4，第三/四代双倍速率同步动态随机存储器)的应用中，通常使用ZQ校准(ZQcalibration)来校验数据输出驱动器导通电阻与片上终结(On-DieTermination，ODT)电路的终结电阻值。在ZQ校准以后，为了调节终结电阻值，需要较多的前置驱动器(predriver)、主驱动器(maindriver)和译码(dec本文档来自技高网...

【技术保护点】
1.一种片上终结电路，应用于半导体存储器，其特征在于，包括：/n多个被校准单元，所述被校准单元用于连接参考电阻的校准节点端；/n控制单元，连接于所述被校准单元，所述控制单元用于连接所述校准节点端，并根据所述参考电阻控制对所述被校准单元的校准；其中，校准后的所述多个被校准单元具有至少两个不同的阻值。/n

【技术特征摘要】
1.一种片上终结电路，应用于半导体存储器，其特征在于，包括：
多个被校准单元，所述被校准单元用于连接参考电阻的校准节点端；
控制单元，连接于所述被校准单元，所述控制单元用于连接所述校准节点端，并根据所述参考电阻控制对所述被校准单元的校准；其中，校准后的所述多个被校准单元具有至少两个不同的阻值。


2.根据权利要求1所述的片上终结电路，其特征在于，所述多个被校准单元包括第一被校准单元、第二被校准单元和第三被校准单元；所述第一被校准单元包括第一晶体管，所述第一晶体管连接于所述校准节点端；所述第二被校准单元包括第二晶体管，所述第二晶体管连接于所述校准节点端；所述第三被校准单元包括第三晶体管，所述第三晶体管连接于所述校准节点端；其中，所述第一晶体管、所述第二晶体管和所述第三晶体管具有不同的宽长比。


3.根据权利要求2所述的片上终结电路，其特征在于，所述第一晶体管、所述第二晶体管和所述第三晶体管的宽长比的比例包括1∶2∶3。


4.根据权利要求3所述的片上终结电路，其特征在于，所述第一被校准单元、所述第二被校准单元和所述第三被校准单元的数量比例包括2∶1∶1。


5.根据权利要求1所述的片上终结电路，其特征在于，校准后的多个被校准单元被划分为若干组；其中，至少一组被校准单元中包括并联的被校准单元。

【专利技术属性】
技术研发人员：不公告发明人，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：安徽;34