一种基于电感拓频的缓冲器及其采样前端电路制造技术

本发明专利技术公开了一种基于电感拓频的缓冲器及其采样前端电路，基于电感拓频的缓冲器包括匹配电路、偏置电路、电感拓频源跟随电路，其中，所述匹配电路，用于对输入信号进行阻抗匹配处理得到匹配处理信号；所述偏置电路，连接所述匹配电路，用于为所述电感拓频源跟随电路提供偏置电压，并将所述匹配处理信号输入至所述电感拓频源跟随电路；所述电感拓频源跟随电路，连接所述偏置电路，用于根据所述偏置电压对所述匹配处理信号进行信号跟随、补偿处理得到输出信号。本发明专利技术提供的基于电感拓频的缓冲器，拥有极高的采样精度、极高的线性度、极高的摆幅，尤其经电感拓频源跟随电路处理使得缓冲器拥有可以覆盖5G、6G频段的信号带宽。

A kind of buffer and sampling front-end circuit based on inductive frequency extension

【技术实现步骤摘要】
一种基于电感拓频的缓冲器及其采样前端电路
本专利技术属于模数混合集成电路
，具体涉及一种基于电感拓频的缓冲器及其采样前端电路。
技术介绍
缓冲器电路对于例如DAC稳定参考电压的提供在数据转换类电路中非常重要，直接决定了DAC在切换过程中的准确性，影响到整个DAC的动态性能和静态性能，如SNDR，INL，DNL等等。选取一个好的基准电压缓冲器电路，对于DAC设计，尤其是其在高精度领域中的应用，显得至关重要。缓冲器电路主要用于隔离信号源与后级电路、驱动后级电路、减小输入负载。理想的缓冲器需具备无穷大的输入阻抗，且其输出阻抗为零。若缓冲器电路作为信号进入采样电路的第一级，必须是线性的、高速的，且带宽必须满足要求。同时，为尽可能减小外部电路所必须提供的大充电电流，以及因为开关高速切换所导致的瞬态电流过冲对系统带来的不利影响，使用集成的缓冲器或放大器可大幅减小开关电流，简化采样前端外部电路设计。目前常见的缓冲器电路采用了一级或者二级运放的设计，其由差分输入的第一级放大器和单端输入的第二级放大器组成。但是目前的缓冲器电路大多具有带宽小、功耗大、线性度差、精度低的缺点，尤其是带宽小无法满足现代高速无线通信环境的性能要求。
技术实现思路
为了解决现有技术中存在的上述问题，本专利技术提供了一种基于电感拓频的缓冲器及其采样前端电路。本专利技术实施例提供了一种基于电感拓频的缓冲器，包括：匹配电路、偏置电路、电感拓频源跟随电路，其中，所述匹配电路，用于对输入信号进行阻抗匹配处理得到匹配处理信号；所述偏置电路，连接所述匹配电路，用于为所述电感拓频源跟随电路提供偏置电压，并将所述匹配处理信号输入至所述电感拓频源跟随电路；所述电感拓频源跟随电路，连接所述偏置电路，用于根据所述偏置电压对所述匹配处理信号进行信号跟随、补偿处理得到输出信号。在本专利技术的一个实施例中，所述匹配电路包括电感Lm1、电感Lm2、电阻Rm1、电阻Rm2，其中，所述电感Lm1的一端与第一信号输入端、所述偏置电路连接，所述电感Lm1的另一端与所述电阻Rm1的一端连接，所述电阻Rm1的另一端接地，所述电感Lm2的一端与第二信号输入端、所述偏置电路连接，所述电感Lm2的另一端与所述电阻Rm2的一端连接，所述电阻Rm2的另一端接地。在本专利技术的一个实施例中，所述偏置电路包括电阻R1～R4、电容C1～C4，其中，所述电阻R1的一端、所述电阻R3的一端与VBN连接，所述电阻R2的一端、所述电阻R4的一端与VBP连接，所述电阻R1的另一端与所述电容C1的一端、所述电感拓频源跟随电路连接，所述电容C1的另一端与所述电容C2的一端、所述匹配电路连接，所述电阻R2的另一端与所述电容C2的另一端、所述电感拓频源跟随电路连接，所述电阻R3的另一端与所述电容C3的一端、所述电感拓频源跟随电路连接，所述电容C3的另一端与所述电容C4的一端、所述匹配电路连接，所述电阻R4的另一端与所述电容C4的另一端、所述电感拓频源跟随电路连接。在本专利技术的一个实施例中，所述电感拓频源跟随电路包括晶体管M1～M4、电感LP1～电感LP4，其中，所述晶体管M1～M4的栅极均连接所述偏置电路，所述晶体管M1的漏极与所述电感LP1的一端连接，所述晶体管M3的漏极与所述电感LP2的一端连接，所述晶体管M1的源极、所述晶体管M2的源极与第一信号输出端连接，所述晶体管M2的漏极与所述电感LP3的一端连接，所述晶体管M4的漏极与所述电感LP4的一端连接，所述晶体管M3的源极、所述晶体管M4的源极与第二信号输出端连接，所述电感LP1的另一端、所述电感LP2的另一端均与VDD连接，所述电感LP3的另一端、所述电感LP4的另一端均与VSS连接。在本专利技术的一个实施例中，所述晶体管M1、所述晶体管M3为NMOS管，所述晶体管M2、所述晶体管M4为PMOS管。本专利技术的又一个实施例提供了一种采样前端电路，包括缓冲电路、采样电路，其中，所述缓冲电路，包括上述任一项所述的基于电感拓频的缓冲器，用于对输入信号进行缓冲处理得到缓冲信号；所述采样电路，连接所述缓冲电路，用于对所述缓冲信号进行采样处理得到采样输出信号。在本专利技术的一个实施例中，所述采样电路包括N路采样开关电路、N路采样输出电路，N为大于0的整数，其中，所述N路采样开关电路，连接所述缓冲电路，用于对所述缓冲信号进行N路采样开关处理得到N路采样输入信号；所述N路采样输出电路，第n路所述采样开关电路与第n路所述采样输出电路连接，0<n≤N，用于对所述N路采样输入信号进行采样得到所述采样输出信号。在本专利技术的一个实施例中，所述N路采样开关电路包括N路第一采样开关电路、N路第二采样开关电路，其中，所述N路第一采样开关电路，连接所述缓冲电路的第一信号输出端，用于对第一缓冲信号进行N路采样开关处理得到N路第一采样输入信号；所述N路第二采样开关电路，连接所述缓冲电路的第二信号输出端，用于对第二缓冲信号进行N路采样开关处理得到N路第二采样输入信号。在本专利技术的一个实施例中，所述N路采样输出电路包括N路第一采样输出电路、N路第二采样输出电路，其中，所述N路第一采样输出电路，第n路所述第一采样开关电路与第n路所述第一采样输出电路连接，用于对所述N路第一采样输入信号进行采样得到第一采样输出信号；所述N路第二采样输出电路，第n路所述第二采样开关电路与第n路所述第二采样输出电路连接，用于对所述N路第二采样输入信号进行采样得到第二采样输出信号。与现有技术相比，本专利技术的有益效果：本专利技术提供的基于电感拓频的缓冲器，拥有极高的采样精度、极高的线性度、极高的摆幅，尤其经电感拓频源跟随电路处理使得缓冲器拥有可以覆盖5G、6G频段的信号带宽，从而满足现代高速无线通信环境的性能要求。以下将结合附图及实施例对本专利技术做进一步详细说明。附图说明图1是本专利技术实施例提供的一种基于电感拓频的缓冲器的结构示意图；图2是本专利技术实施例提供的一种基于电感拓频的缓冲器的具体电路示意图；图3是本专利技术实施例提供的一种基于电感拓频的缓冲器未加入电感进行拓频的性能测试示意图；图4是本专利技术实施例提供的一种基于电感拓频的缓冲器中加入电感进行拓频的性能测试示意图；图5是本专利技术实施例提供的一种采样前端电路的结构示意图；图6是本专利技术实施例提供的一种采样前端电路的另一种结构示意图；图7是本专利技术实施例提供的一种采样前端电路的再一种结构示意图；图8是本专利技术实施例提供的一种采样前端电路的具体电路示意图。附图标记说明：10-缓冲电路；20-采样电路；100-匹配电路；101-偏置电路；102-电感拓频源跟随电路；201-N路采样开关电路；202-N路采样输出电路；2011-N路第一采样开关电路；2012-N路第二采样开关电路；2021-N路第一采样输出电路；2022-N路第二采样输出电路。本文档来自技高网...

【技术保护点】
1.一种基于电感拓频的缓冲器，其特征在于，包括：匹配电路(100)、偏置电路(101)、电感拓频源跟随电路(102)，其中，/n所述匹配电路(100)，用于对输入信号进行阻抗匹配处理得到匹配处理信号；/n所述偏置电路(101)，连接所述匹配电路(100)，用于为所述电感拓频源跟随电路(102)提供偏置电压，并将所述匹配处理信号输入至所述电感拓频源跟随电路(102)；/n所述电感拓频源跟随电路(102)，连接所述偏置电路(101)，用于根据所述偏置电压对所述匹配处理信号进行信号跟随、补偿处理得到输出信号。/n

【技术特征摘要】
1.一种基于电感拓频的缓冲器，其特征在于，包括：匹配电路(100)、偏置电路(101)、电感拓频源跟随电路(102)，其中，
所述匹配电路(100)，用于对输入信号进行阻抗匹配处理得到匹配处理信号；
所述偏置电路(101)，连接所述匹配电路(100)，用于为所述电感拓频源跟随电路(102)提供偏置电压，并将所述匹配处理信号输入至所述电感拓频源跟随电路(102)；
所述电感拓频源跟随电路(102)，连接所述偏置电路(101)，用于根据所述偏置电压对所述匹配处理信号进行信号跟随、补偿处理得到输出信号。


2.根据权利要求1所述的基于电感拓频的缓冲器，其特征在于，所述匹配电路(100)包括电感Lm1、电感Lm2、电阻Rm1、电阻Rm2，其中，
所述电感Lm1的一端与第一信号输入端、所述偏置电路(101)连接，所述电感Lm1的另一端与所述电阻Rm1的一端连接，所述电阻Rm1的另一端接地，所述电感Lm2的一端与第二信号输入端、所述偏置电路(101)连接，所述电感Lm2的另一端与所述电阻Rm2的一端连接，所述电阻Rm2的另一端接地。


3.根据权利要求1所述的基于电感拓频的缓冲器，其特征在于，所述偏置电路(101)包括电阻R1～R4、电容C1～C4，其中，
所述电阻R1的一端、所述电阻R3的一端与VBN连接，所述电阻R2的一端、所述电阻R4的一端与VBP连接，所述电阻R1的另一端与所述电容C1的一端、所述电感拓频源跟随电路(102)连接，所述电容C1的另一端与所述电容C2的一端、所述匹配电路(100)连接，所述电阻R2的另一端与所述电容C2的另一端、所述电感拓频源跟随电路(102)连接，所述电阻R3的另一端与所述电容C3的一端、所述电感拓频源跟随电路(102)连接，所述电容C3的另一端与所述电容C4的一端、所述匹配电路(100)连接，所述电阻R4的另一端与所述电容C4的另一端、所述电感拓频源跟随电路(102)连接。


4.根据权利要求1所述的基于电感拓频的缓冲器，其特征在于，所述电感拓频源跟随电路(102)包括晶体管M1～M4、电感LP1～电感LP4，其中，
所述晶体管M1～M4的栅极均连接所述偏置电路(101)，所述晶体管M1的漏极与所述电感LP1的一端连接，所述晶体管M3的漏极与所述电感LP2的一端连接，所述晶体管M1的源极、所述晶体管M2的源极与第一信号输出端连接，所述晶体管M2的漏极与所述电感LP3的一端连接，所述晶体管M4...

【专利技术属性】
技术研发人员：刘马良，魏巍，朱樟明，杨银堂，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：陕西;61