运算放大器偏移修整制造技术

本申请公开了运算放大器偏移修整。一种集成电路(IC)包括第一、第二、第三和第四晶体管(M1‑M4)、第一和第二电流源装置(I1和I2)以及修整电路(130)。第一晶体管(M1)具有第一控制输入和第一电流端子。第二晶体管(M2)具有第二控制输入和第二电流端子。第三晶体管(M3)具有第三控制输入以及第三电流端子和第四电流端子。第四晶体管(M4)具有第四控制输入以及第五电流端子和第六电流端子。第一电流源(I1)耦合在第一电源节点和第三电流端子之间。第二电流源(I2)耦合在第一电源节点和第五电流端子之间。修整电路(130)耦合在第四电流端子与第二电源节点之间，并且耦合在第六电流端子与第二电源节点之间。修整电路(130)包括电阻式数模转换器(RDAC)电路(132)。

Op amp offset trim

【技术实现步骤摘要】
运算放大器偏移修整相关申请的交叉引用本申请要求于2018年10月30日提交的美国临时申请号62/752,576的优先权，其通过引用合并于此。
技术介绍
对于运算放大器(opamp)的输入级，在输入端子中的一个上可能存在相对于另一个输入端子的偏移电压。理想情况下，偏移电压应为0V，但实际上由于组件不匹配，偏移电压将不是0V。结果，将出现通过运算放大器输入级的电流失配。通过修整(trim)过程，将需要在运算放大器的输入级施加非零的差分电压，以校正电流失配。
技术实现思路
在一个示例中，集成电路包括第一、第二、第三和第四晶体管、第一和第二电流源装置以及修整电路。第一晶体管具有第一控制输入和第一电流端子。第二晶体管具有第二控制输入和第二电流端子。第三晶体管具有第三控制输入以及第三电流端子和第四电流端子。第四晶体管具有第四控制输入以及第五电流端子和第六电流端子。第一电流源耦合在第一电源节点和第三电流端子之间。第二电流源耦合在第一电源节点和第五电流端子之间。修整电路耦合在第四电流端子与第二电源节点之间，并且耦合在第六电流端子与第二电源节点之间。修整电路包括电阻式数模转换器(RDAC)电路。在另一个示例中，一种方法包括从集成电路(IC)上的存储装置获得修整码。基于修整码，该方法包括控制在电阻式数模转换器(RDAC)电路内的开关，该电阻式数模转换器(RDAC)电路与第一电阻装置和第二电阻装置并联耦合，并配置为耦合在第一晶体管的第一电流端子和电源节点之间，以及耦合在第二晶体管的第二电流端子和电源节点之间。在又一示例中，一种电路包括第一晶体管，该第一晶体管具有第一控制输入以接收第一输入信号，并且具有第一电流端子。该IC还包括第二晶体管，该第二晶体管具有第二控制输入以接收第二输入信号，并且具有第二电流端子。该IC包括第三和第四晶体管。第三晶体管具有第三控制输入以及第三电流端子和第四电流端子。第四晶体管具有第四控制输入以及第五电流端子和第六电流端子。该IC还包括第一和第二电流源装置。第一电流源装置耦合在第一电源节点和第三电流端子之间。第二电流源装置耦合在第一电源节点和第五电流端子之间。第一电阻器耦合在第六电流端子与第二电源节点之间。第二电阻器耦合在第四电流端子和第二电源节点之间。修整电路耦合在第一电源节点和第四电流端子之间，并且耦合在第一电源节点和第六电流端子之间。修整电路包括电流数模转换器(IDAC)电路。在另一个示例中，一种方法包括从集成电路(IC)上的存储装置获得修整码。基于修整码，该方法包括控制在耦合到第一电阻装置和第二电阻装置的电流数模转换器(IDAC)电路内的开关。附图说明对于各种示例的详细描述，现在将参考附图，其中：图1说明了包括修整电路的运算放大器的至少一部分的示意图，该修整电路包括电阻式数模转换器(RDAC)。图2示出了可在图1的修整电路中使用的RDAC的一个示例。图3示出了可在图1的修整电路中使用的RDAC的另一个示例。图4说明了包括修整电路的运算放大器的至少一部分的示意图，该修整电路包括电流数模转换器(IDAC)。图5示出了可在图4的修整电路中使用的IDAC的一个示例。图6示出了可在图5的修整电路中使用的IDAC的另一个示例。具体实施方式偏移电压的修整通常是通过修整电阻器的电阻或修整电流来完成的，但是两种修整方式都使用一组二进制加权电阻器(R、2R、4R……2NR，其中N代表修整码中用于修整电阻器或电流的位数)。二进制加权电阻器的总尺寸非常大，因此导致集成电路(IC)的成本增加。本文所述的示例避免了使用二进制加权电阻器组，因此，与使用二进制加权电阻器的情况相比，总的修整电路更小且成本更低。一个示例使用电阻式数模转换器(RDAC)来修整偏移电压。另一个示例使用电流数模转换器(IDAC)来修整偏移电压。图1示出电路100。电路100代表运算放大器的输入级，尽管本文所述的修整技术适用于除运算放大器以外的其他类型的电路。电路100包括晶体管M1、M2、M3、M4、M5和M6、电流源装置I1、I2和I3以及修整电路130。在该示例中，晶体管M1和M2包括p型金属氧化物半导体场效应晶体管(pMOS)，以及晶体管M3-M6包括n型金属氧化物半导体场效应晶体管(nMOS)，尽管示例包括不同类型的晶体管nMOS代替pMOS，反之亦然，双极结型晶体管代替MOS装置等。每个电流源装置I1-I3包括一个或更多个晶体管，其漏极电流被控制到预定电平。晶体管包括控制输入和一对电流端子。在MOS装置的情况下，晶体管包括栅极、漏极和源极。在双极结装置的情况下，晶体管包括基极、发射极和集电极。由于附图中所示的晶体管包括MOS装置，因此在本文中引用栅极、漏极和源极，但是通常，该原理适用于晶体管控制输入和电流端子。M1和M2的源极耦合在一起，并经由电流源I3耦合到电源节点(VDD)。M1的栅极被配置为接收第一输入信号(IN1)，而M2的栅极被配置为接收第二输入信号(IN2)。M5和M6的栅极耦合在一起并接收偏置电压(VBIAS)。来自运算放大器的输出信号(OUT)用作M5的漏极(I1和M5之间的节点)上的电压。M5的漏极经由电流源I1耦合到VDD，并且M6的漏极经由电流源I2耦合到VDD。M5的源极在节点115处耦合到M3的漏极，M3的源极在节点125处耦合到R2。R2耦合到接地节点。类似地，M6的源极在节点111处耦合到M4的漏极，M43的源极在节点121处耦合到R1。R1耦合到接地节点。M1的漏极在节点115处耦合到M5的源极和M3的漏极。M2的漏极在节点111处耦合到M6的源极和M4的漏极。R1和R2是修整电路130的一部分或耦合到修整电路130。修整电路130还包括电阻式数模转换器(RDAC)132。修整电路132耦合在M3的源极与接地节点之间，并且还耦合在M4的源极和接地节点之间。修整码140用于配置RDAC电路132以修整偏移电压。修整码140存储在存储装置中，该存储装置耦合到修整电路130或在修整电路130内提供。修整码140可以通过使用例如运算放大器耦合到的测试夹具(testfixture)来确定。可以通过从初始状态递增或递减修整码并测量在测试设置下(例如，将已知电压或电流连接到运算放大器的输入端子)由运算放大器产生的电流来迭代地确定修整码。一旦测得的电流(或电压)达到预定义状态，在该点处的修整码就会被加载到包含运算放大器的管芯上的存储器(例如一次性可编程存储器)中。I1电流(“I1”既指电流源装置，也指其电流大小/幅值)流过M5和M3，通过修整电路130接地。类似地，I2电流流过M6和M4，通过修整电路130接地。基于IN1和IN2的相对电压，电流也从VDD通过输入M1流入节点115，然后通过修整电路130接地，以及从VDD通过晶体管M2流入节点111并通过修整电路130接地。由于组件不匹配，相对于通过M2的信号路径，在从I3到M1的信号路径中可能存在偏移电压。修整电路130的RDAC132修本文档来自技高网...

【技术保护点】
1.一种电路，其包括：/n第一晶体管，其具有用于接收第一输入信号的第一控制输入，并具有第一电流端子；/n第二晶体管，其具有用于接收第二输入信号的第二控制输入，并且具有第二电流端子；/n第三晶体管，其具有第三控制输入以及第三电流端子和第四电流端子；/n第四晶体管，其具有第四控制输入以及第五电流端子和第六电流端子；/n第一电流源装置，其耦合在第一电源节点和所述第三电流端子之间；/n第二电流源装置，其耦合在所述第一电源节点和所述第五电流端子之间；以及/n修整电路，其耦合在所述第四电流端子与第二电源节点之间，并且耦合在所述第六电流端子与所述第二电源节点之间，所述修整电路包括电阻式数模转换器电路即RDAC电路。/n

【技术特征摘要】
20181030 US 62/752,576;20190213 US 16/275,1051.一种电路，其包括：
第一晶体管，其具有用于接收第一输入信号的第一控制输入，并具有第一电流端子；
第二晶体管，其具有用于接收第二输入信号的第二控制输入，并且具有第二电流端子；
第三晶体管，其具有第三控制输入以及第三电流端子和第四电流端子；
第四晶体管，其具有第四控制输入以及第五电流端子和第六电流端子；
第一电流源装置，其耦合在第一电源节点和所述第三电流端子之间；
第二电流源装置，其耦合在所述第一电源节点和所述第五电流端子之间；以及
修整电路，其耦合在所述第四电流端子与第二电源节点之间，并且耦合在所述第六电流端子与所述第二电源节点之间，所述修整电路包括电阻式数模转换器电路即RDAC电路。


2.根据权利要求1所述的电路，其中，所述修整电路包括：
第一电阻器，其耦合在所述第六电流端子和所述第二电源节点之间；和
第二电阻器，其耦合在所述第四电流端子和所述第二电源节点之间；
其中，所述RDAC电路与所述第一电阻器以及与所述第二电阻器并联耦合。


3.根据权利要求2所述的电路，其中，所述RDAC电路包括：
第一R-2R阶梯段；
第二R-2R阶梯段；
耦合到所述第一R-2R阶梯段的第一对开关；和
耦合到所述第二R-2R阶梯段的第二对开关。


4.根据权利要求3所述的电路，其中，所述第一对中的一个开关耦合在所述第一电阻器和所述第一R-2R阶梯段的第一节点之间，并且所述第一对中的另一个开关耦合在所述第二电阻器与所述第一节点之间。


5.根据权利要求3所述的电路，其进一步包括第三电流源装置，所述第三电流源装置耦合在所述第一电源节点和所述RDAC电路内部的节点之间。


6.根据权利要求3所述的电路，其进一步包括存储装置，所述存储装置经配置以存储修整码，所述修整码的第一位经配置以控制所述第一对开关，以及所述修整码的第二位经配置以控制所述第一对开关。


7.根据权利要求6所述的电路，其中：
所述修整码的所述第一位识别所述第一对开关中的哪个开关要被闭合；和
所述修整码的所述第二位识别所述第二对开关中的哪个开关要被闭合。


8.一种电路，其包括：
第一电阻装置，其耦合在第一晶体管的第一电流端子之间；
第二电阻装置，其耦合在第二晶体管的第二电流端子之间；和
电阻式数模转换器电路即RDAC电路，其耦合在所述第一电流端子和电源节点之间，并且耦合在所述第二电流端子和所述电源节点之间，所述RDAC电路包括R-2R阶梯，并且被配置为修整流过所述第一电阻装置和所述第二电阻装置的电流。


9.根据权利要求8所述的电路，其中，所述RDAC电路与所述第一电阻装置并联耦合并且与所述第二电阻装置并联耦合。


10.根据权利要求8所述的电路，其中，所述R-2R阶梯包括：
第一R-2R阶梯段；
第二R-2R阶梯段；
耦合到所述第一R-2R阶梯段的第一对开关；和
耦合到所述第二R-2R阶梯段的第二对开关。


11.根据权利要求10所述的电路，其中，所述第一对中的一个开关耦合在所述第一电阻装置与所述第一R-2R阶梯段的第一节点之间，并且所述第一对中的另一个开关耦合在所述第二电阻装置和所述第一节点之间。


12.根据权利要求10所述的电路，其进一步包含存储装置，所述存储器经配置以存储修整码，所述修整码的第一位经配置以控制所述第一对开关，以及所述修整码的第二位经配置以控制所述第一对开关。


13.根据权利要求12所述的电路，其中：
所述修整码的所述第一位识别所述第一对开关中的哪个开关要被闭合；和
所述修整码的所述第二位识别所述第二对开关中的哪个开关要被闭合。


14.一种方法，其包括：
从集成电路即IC上的存储装置获得修整码；和
基于所述修整码，控制电阻式数模转换器电路即RDAC电路内的开关，所述RDAC电路与第一电...

【专利技术属性】
技术研发人员：V·V·伊万诺夫，S·K·普利贾拉，
申请(专利权)人：德克萨斯仪器股份有限公司，
类型：发明
国别省市：美国;US