交并比电路制造技术

本发明专利技术提供了一种交并比电路，用于卷积神经网络，所述交并比电路包括第一交集面积计算电路、并集面积计算电路和第一除法器，所述并集面积计算电路包括第一面积计算电路、第二面积计算电路、第二交集面积计算电路、第一加法器和第二减法器，所述第一边值计算电路和所述第二边值计算电路均包括第一过程值计算电路、第二过程值计算电路和第二减法器，所述第二过程值计算电路包括第三减法器、第三移位器、第四减法器、第四移位器和第二比较单元，所述第三移位器和所述第二比较单元均与所述第三减法器连接，所述第四移位器和所述第二比较单元均通过所述第四减法器连接，通过电路实现了IOU算法，从而降低了卷积神经网络的整体功耗。

Cyclo parallel circuit

【技术实现步骤摘要】
交并比电路
本专利技术涉及卷积神经网络
，尤其涉及一种交并比电路。
技术介绍
卷积神经网络技术中，分类筛选普遍采用非最大值抑制方法进行候选框的筛选，顾名思义就是留下最大值的元素，抑制非最大值的元素。而非极大值抑制(nonmaximumsuppression，NMS)中核心的部分是IOU(IntersectionoverUnion)方法，该方法主要有两个输入和一个输出，两个输入即候选框和索引框，一个输出即求出的IOU结果。目前主要通过中央处理器(centralprocessingunit，CPU)进行运算处理，传统意义上通过CPU实现目标筛选，不利于卷积神经网络算法单芯片级的实现，在系统中增加CPU设计，系统设计复杂度会大大提高，同时也会增加系统的整体功耗。因此，有必要提供一种新型的交并比电路以解决现有技术中存在的上述问题。
技术实现思路
本专利技术的目的在于提供一种交并比电路，提高了IOU算法工作效率，通过模块化电路设计，更适用于单芯片级的应用，同时也会减少系统设计复杂度和整体功耗。为实现上述目的，本专利技术的所述交并比电路，用于卷积神经网络，所述交并比电路包括第一交集面积计算电路、并集面积计算电路和第一除法器，所述第一交集面积计算电路和所述并集面积计算电路均与所述第一除法器连接，所述并集面积计算电路包括第一面积计算电路、第二面积计算电路、第二交集面积计算电路、第一加法器和第二减法器，所述第一面积计算电路和所述第二面积计算电路均与所述第一加法器连接，所述第二交集面积计算电路通过所述第一减法器与所述第一加法器连接，所述第一交集面积计算电路和所述第二交集面积计算电路均包括第一边值计算电路、第二边值计算电路和第一乘法器，所述第一边值计算电路通过所述第一乘法器与所述第二边值计算电路连接，所述第一边值计算电路和所述第二边值计算电路均包括第一过程值计算电路、第二过程值计算电路和第二减法器，所述第一过程值计算电路和所述第二过程值计算电路均与所述第二减法器连接，所述第一过程值计算电路包括第二加法器、第一移位器、第三加法器、第二移位器和第一比较单元，所述第一移位器和所述第一比较单元均与所述第二加法器连接，所述第二移位器和所述第一比较器均与所述第三加法器连接，所述第二过程值计算电路包括第三减法器、第三移位器、第四减法器、第四移位器和第二比较单元，所述第三移位器和所述第二比较单元均与所述第三减法器连接，所述第四移位器和所述第二比较单元均通过所述第四减法器连接。本专利技术的有益效果在于：所述交并比电路包括第一交集面积计算电路、并集面积计算电路和第一除法器，通过所述交并比电路实现了IOU算法，代替了CPU，降低了卷积神经网络的整体的复杂度和功耗，有利于单芯片级的实现，并且所述并集面积计算电路包括第一面积计算电路、第二面积计算电路、第二交集面积计算电路、第一加法器和第二减法器，从而能够同时计算第一面积、第二面积和第二交集面积，即候选框面积、索引框面积以及交集面积，实现了并行化设计，提高了工作效率。优选地，所述第一比较单元包括第一比较器和第一选择器，所述第一选择器用于选择所述第一比较器中的最小值。优选地，所述第二比较单元包括第二比较器和第二选择器，所述第二选择器用于选择所述第二比较器中的最大值。优选地，所述第一移位器、所述第二移位器、所述第三移位器和所述第四移位器的移位位数均为1。优选地，交并比电路还包括第一数据输入模块和第二数据输入模块，所述第一数据输入模块包括四个第一数据输入口，分别用于输入候选框坐标信息，并将所述候选框坐标信息传输给所述所述第一边值计算电路或所述第二边值计算电路，所述第二数据输入模块包括四个第二数据输入口，分别用于输入索引框的坐标信息，并将所述索引框的坐标信息传输给所述所述第一边值计算电路或所述第二边值计算电路。优选地，所述第一边值计算电路和所述第二边值计算电还均包括第三比较单元，所述第三比较单元包括第三比较器，若所述第三比较器判断输入值小于或等于0，则所述交并比电路结束计算。附图说明图1为本专利技术的整体电路框图；图2为本专利技术的并集计算电路的电路框图；图3为本专利技术的第一交集面积计算电路的电路框图；图4为本专利技术的第一边值计算电路的电路框图；图5为本专利技术的第一过程值计算电路的电路框图。具体实施方式为使本专利技术的目的、技术方案和优点更加清楚，下面将结合本专利技术的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本专利技术的一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。除非另外定义，此处使用的技术术语或者科学术语应当为本专利技术所属领域内具有一般技能的人士所理解的通常意义。本文中使用的“包括”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。针对现有技术存在的问题，本专利技术的实施例提供了一种交并比电路，用于卷积神经网络，参照图1，所述交并比电路10包括第一交集面积计算电路11、并集面积计算电路12和第一除法器13，所述第一交集面积计算电路11和所述并集面积计算电路12均与所述第一除法器13连接。其中，所述第一除法器13的输出端用于输出所述交兵比电路10的结果数据，即IOU结果。本专利技术的一些实施例中，所述交并比电路通过现场可编程门阵列(FieldProgrammableGateArray，FPGA)构建。图2为本专利技术一些实施例中并集计算电路的电路框图。参照图2，所述并集面积计算电路12包括第一面积计算电路121、第二面积计算电路122、第二交集面积计算电路123、第一加法器124和第二减法器125，所述第一面积计算电路121和所述第二面积计算电路122均与所述第一加法器124连接，所述第二交集面积计算电路123和所述第一加法器124均与所述第一减法器125连接。本专利技术的一些实施例中，所述第一面积计算电路包括第二乘法器，所述第二乘法器的输出端与所述第一加法器的一端连接，所述第二面积计算电路包括第三乘法器，所述第三乘法器的输出端与所述第一加法器的另一端连接。本专利技术的一些具体实施例中，所述第一加法器的输出端与所述第二减法器的被减数据输入端连接，所述第二交集面积计算电路中第一乘法器的输出端与所述第二减法器的减数数据输入端连接。本专利技术的一些具体实施例中，所述第二减法器的输出端与所述第一除法器的除数数据输入端连接，所述第一乘法器的输出端与所述第一除法器的被除数数据输入端连接。图3为本专利技术一些实施例中第一交集面积计算电路的电路框图。参照图3，所述第一交集面积计算电路11包括第一边值计算电路111、第二边值计算电路112和第一乘法器113，所述第一边值计算电路111和所述第二边值计算电路112均与所述第一乘法器113连接。本专利技术的一些实施例中，所述第二交集面积计算电路和所述第一交集面积计本文档来自技高网...

【技术保护点】
1.一种交并比电路，其特征在于，用于卷积神经网络，所述交并比电路包括第一交集面积计算电路、并集面积计算电路和第一除法器，所述第一交集面积计算电路和所述并集面积计算电路均与所述第一除法器连接，所述并集面积计算电路包括第一面积计算电路、第二面积计算电路、第二交集面积计算电路、第一加法器和第二减法器，所述第一面积计算电路和所述第二面积计算电路均与所述第一加法器连接，所述第二交集面积计算电路通过所述第一减法器与所述第一加法器连接，所述第一交集面积计算电路和所述第二交集面积计算电路均包括第一边值计算电路、第二边值计算电路和第一乘法器，所述第一边值计算电路通过所述第一乘法器与所述第二边值计算电路连接，所述第一边值计算电路和所述第二边值计算电路均包括第一过程值计算电路、第二过程值计算电路和第二减法器，所述第一过程值计算电路和所述第二过程值计算电路均与所述第二减法器连接，所述第一过程值计算电路包括第二加法器、第一移位器、第三加法器、第二移位器和第一比较单元，所述第一移位器和所述第一比较单元均与所述第二加法器连接，所述第二移位器和所述第一比较器均与所述第三加法器连接，所述第二过程值计算电路包括第三减法器、第三移位器、第四减法器、第四移位器和第二比较单元，所述第三移位器和所述第二比较单元均与所述第三减法器连接，所述第四移位器和所述第二比较单元均通过所述第四减法器连接。/n...

【技术特征摘要】
1.一种交并比电路，其特征在于，用于卷积神经网络，所述交并比电路包括第一交集面积计算电路、并集面积计算电路和第一除法器，所述第一交集面积计算电路和所述并集面积计算电路均与所述第一除法器连接，所述并集面积计算电路包括第一面积计算电路、第二面积计算电路、第二交集面积计算电路、第一加法器和第二减法器，所述第一面积计算电路和所述第二面积计算电路均与所述第一加法器连接，所述第二交集面积计算电路通过所述第一减法器与所述第一加法器连接，所述第一交集面积计算电路和所述第二交集面积计算电路均包括第一边值计算电路、第二边值计算电路和第一乘法器，所述第一边值计算电路通过所述第一乘法器与所述第二边值计算电路连接，所述第一边值计算电路和所述第二边值计算电路均包括第一过程值计算电路、第二过程值计算电路和第二减法器，所述第一过程值计算电路和所述第二过程值计算电路均与所述第二减法器连接，所述第一过程值计算电路包括第二加法器、第一移位器、第三加法器、第二移位器和第一比较单元，所述第一移位器和所述第一比较单元均与所述第二加法器连接，所述第二移位器和所述第一比较器均与所述第三加法器连接，所述第二过程值计算电路包括第三减法器、第三移位器、第四减法器、第四移位器和第二比较单元，所述第三移位器和所述第二比较单元均与所述第三减法器连接，所述第四移位器和所述第二比较单元均通过...

【专利技术属性】
技术研发人员：张晨晨，边立剑，
申请(专利权)人：上海安路信息科技有限公司，
类型：发明
国别省市：上海;31