减少半导体器件中的带到带隧穿制造技术

公开了集成电路晶体管结构，其减少在晶体管的沟道区与源极/漏极区之间的带到带隧穿，而没有不利地增大器件的非本征电阻。在示例性实施例中，所述结构包括一个或多个间隔物，所述间隔物被配置成将源极和/或漏极与沟道区分离。所述（多个）间隔物的区包括如下半导体材料：所述半导体材料为PMOS器件提供相对高的导带偏移（CBO）以及相对低的价带偏移（VBO），并且为NMOS器件提供相对高的VBO和相对低的CBO。在一些情况中，所述间隔物包括硅、锗和碳（例如对于具有锗沟道的器件而言）。所述比例可以是按原子百分比的至少10%的硅、按原子百分比的至少85%的锗，以及按原子百分比的至少1%的碳。其它实施例利用III‑V材料来被实现。

Reducing band to band tunneling in semiconductor devices

【技术实现步骤摘要】
【国外来华专利技术】减少半导体器件中的带到带隧穿
技术介绍
半导体器件是利用半导体材料（诸如硅、锗和砷化镓）的电子性质的电子部件。场效应晶体管（FET）是包括三个端子的半导体器件：栅极、源极和漏极。FET使用通过栅极所施加的电场来控制如下沟道的电导率：通过所述沟道，载流子（例如电子或空穴）从源极流动到漏极。在其中载流子是电子的实例中，FET被称为n沟道器件，并且在其中载流子是空穴的实例中，FET被称为p沟道器件。某些FET具有被称为主体或衬底的第四端子，其可以用于使晶体管偏置。另外，金属氧化物半导体FET（MOSFET）包括在栅极与沟道之间的栅极电介质。MOSFET还可以被已知为金属-绝缘体-半导体FET（MISFETS）或绝缘栅FET（IGFET）。互补MOS（CMOS）结构使用p沟道MOSFET（PMOS）与n沟道MOSFET（NMOS）的组合来实现逻辑栅极和其它集成电路。当MOSFET器件被偏置在关状态中的时候，例如在其中栅极被保持在低状态中并且漏极被保持在高状态中的n-MOS中，在沟道-漏极区中将存在相对大的电场，其可导致被称为带到带隧穿（BTBT）的现象。BTBT可引起多个非微不足道本文档来自技高网...

【技术保护点】
1.一种集成电路晶体管结构，包括：/n包括第一半导体材料的主体，所述第一半导体材料具有第一带隙；/n至少在所述主体上方的栅极结构，所述栅极结构包括栅极电介质和栅极电极，所述栅极电介质在所述主体和栅极电极之间；/n源极区和漏极区，所述主体在所述源极区和漏极区之间；以及/n在所述主体与所述源极区或漏极区中之一之间的间隔物，所述间隔物在所述栅极电极和栅极电介质中之一或两者下方延伸，所述间隔物包括第二半导体材料，所述第二半导体材料具有比所述第一带隙更大的第二带隙；/n其中所述第二半导体材料提供0.1eV或相对于所述第一半导体材料更高的导带偏移（CBO），以及相对于所述第一半导体材料的在-0.05eV到...

【技术特征摘要】
【国外来华专利技术】1.一种集成电路晶体管结构，包括：
包括第一半导体材料的主体，所述第一半导体材料具有第一带隙；
至少在所述主体上方的栅极结构，所述栅极结构包括栅极电介质和栅极电极，所述栅极电介质在所述主体和栅极电极之间；
源极区和漏极区，所述主体在所述源极区和漏极区之间；以及
在所述主体与所述源极区或漏极区中之一之间的间隔物，所述间隔物在所述栅极电极和栅极电介质中之一或两者下方延伸，所述间隔物包括第二半导体材料，所述第二半导体材料具有比所述第一带隙更大的第二带隙；
其中所述第二半导体材料提供0.1eV或相对于所述第一半导体材料更高的导带偏移（CBO），以及相对于所述第一半导体材料的在-0.05eV到0.05eV的范围中的价带偏移（VBO）。


2.根据权利要求1所述的集成电路晶体管结构，其中所述间隔物未经掺杂，并且所述源极区或漏极区中的所述一个包括以超过1E18cm3的浓度的p型杂质。


3.根据权利要求1所述的集成电路晶体管结构，其中所述源极区或漏极区中的所述一个包括超过75原子百分比的锗浓度。


4.根据权利要求1所述的集成电路晶体管结构，其中所述源极区或漏极区中的所述一个包括硅、锗和碳。


5.根据权利要求1所述的集成电路晶体管结构，其中除了以下之外，所述源极区或漏极区中的所述一个与间隔物在组成上相同：所述源极区或漏极区中的所述一个包括以超过1E18cm3的浓度的p型杂质，并且所述p型杂质要么不被包括在所述间隔物中，要么以在1E17cm3以下的浓度被包括在所述间隔物中。


6.根据权利要求1所述的集成电路晶体管结构，其中所述第一半导体材料是锗，使得所述主体是锗主体。


7.根据权利要求1直到6中任一项所述的集成电路晶体管结构，其中所述间隔物包括硅、锗和碳。


8.根据权利要求7所述的集成电路晶体管结构，其中所述间隔物包括大约按原子百分比10%到16%的硅，按原子百分比80%到90%的锗，以及按原子百分比1%到4%的碳。


9.一种集成电路晶体管结构，包括：
包括第一半导体材料的主体，所述第一半导体材料具有第一带隙；
至少在所述主体上方的栅极结构，所述栅极结构包括栅极电介质和栅极电极，所述栅极电介质在所述主体与栅极电极之间；
源极区和漏极区，所述主体在所述源极区和漏极区之间；以及
在所述主体与所述源极区或漏极区中之一之间的间隔物，所述间隔物在所述栅极电极和栅极电介质中之一或两者下方延伸，所述间隔物包括第二半导体材料，所述第二半导体材料具有比所述第一带隙更大的第二带隙；
其中所述第二半导体材料提供0.1eV或相对于所述第一半导体材料更高的价带偏移（CBO），以及相对于所述第一半导体材料的在-0.05eV到0.05eV的范围中的导带偏移（VBO）。


10.根据权利要求9所述的集成电路晶体管结构，其中所述间隔物未经掺杂，并且所述源极区或漏极区中的所述一个包括以超过1E18cm3的浓度的n型杂质。


11.根据权利要求9所述的集成电路晶体管结构，其中所述源极区或漏极区中的所述一个包括铟（In）、镓（Ga）、砷（As）和锑（Sb）中的至少两个，并且所述第一半导体材料不同于所述源极区和漏极区并且包括In、Ga、As和Sb中的至...

【专利技术属性】
技术研发人员：B楚孔，JT卡瓦利罗斯，成承训，S舒克西，HW肯内尔，D巴苏，A阿拉瓦尔，GA格拉斯，T贾尼，AS默西，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国;US