应用于闪存控制器的编码器自我测试电路及相关的方法技术

本发明专利技术公开了一种应用于闪存控制器的编码器自我测试电路，包括控制电路和编码器。在编码器自我测试电路的操作中，在不对任何闪存进行存取的情形下，所述控制电路产生一输入数据至所述编码器，所述编码器对所述输入数据进行编码以产生一校验码至所述控制电路，以供判断所述编码器的功能是否正常。本发明专利技术的自我测试电路可在不需要连结到闪存模块的情形下对闪存控制器中的编码器进行功能测试，以准确地判断出编码器的功能是否异常，以避免现有技术中需要让闪存控制器与闪存模块相连后才能进行测试，而造成当闪存控制器有异常时导致相连结的闪存模块需要另外进行剥离制程的麻烦。

Encoder self test circuit applied to flash memory controller and related methods

【技术实现步骤摘要】
应用于闪存控制器的编码器自我测试电路及相关的方法
本专利技术关于闪存控制器，尤指一种应用在闪存控制器中的编码器自我测试电路。
技术介绍
在闪存控制器中会设计至少一个编码器以对输入数据进行编码以产生相对应的校验码后，再连同输入数据一并写入到闪存芯片中。然而，考虑到编码器在功能上的正确性，在工厂内的测试阶段时，闪存控制器会与闪存芯片链接，之后闪存控制器会被控制以持续地将数据进行编码后写入至闪存芯片中，再将数据从闪存芯片中读取出来并进行解码，以判断闪存控制器的编码及解码功能是否正常。然而，上述作法至少会遇到以下两种问题，第一个问题是当判断闪存控制器的编码及解码功能不正常时，与闪存控制器相连接的闪存芯片便浪费了，或是需要另外进行剥离(debonding)制程以使得闪存芯片可以重复使用；而第二个问题则是当判断闪存控制器的编码及解码功能不正常时，无法正确迅速地判断是编码器的问题还是解码器的问题，因而造成工程师的困扰。
技术实现思路
因此，本专利技术的目的之一在于提供一种应用于闪存控制器的编码器自我测试电路，其可以在不需要闪存芯片的情形下，单独地对编码器进行测试，以解决現有技术中的问题。在本专利技术的一个实施例中，公开一种应用于闪存控制器的编码器自我测试电路，其包括有一控制电路以及一编码器。在编码器自我测试电路的操作中，在不对任何闪存进行存取的情形下，所述控制电路产生一输入数据至所述编码器，所述编码器对所述输入数据进行编码以产生一校验码至所述控制电路，以供判断所述编码器的功能是否正常。在本专利技术的另一个实施例中，公开了一种应用于闪存控制器的编码器自我测试方法，其包括有以下步骤：在不对任何闪存进行存取的情形下：产生一输入数据至一编码器；使用所述编码器对所述输入数据进行编码以产生一校验码；以及根据所述校验码以判断所述编码器的功能是否正常。附图说明图1为依据本专利技术一实施例的一闪存控制器的示意图。图2为根据本专利技术一实施例的编码器与控制电路的示意图。图3为根据本专利技术一实施例的应用于闪存控制器的编码器自我测试方法的流程图。其中，附图标记说明如下：110闪存控制器112微处理器112C程序码112M只读存储器114控制逻辑116缓冲存储器118接口逻辑120闪存模块130主装置132编码器134控制电路202、204接脚210随机数据产生电路220多任务器230种子数据产生电路240输出电路300～308步骤BIST_EN自我测试致能信号BIST_OUT判断结果具体实施方式图1为依据本专利技术一实施例的一闪存控制器110的示意图，其中闪存控制器110用以连接于一主装置130以及一闪存模块120之间，且闪存控制器110用来根据主装置130的读取/写入指令来存取闪存模块120。在本实施例中，闪存控制器110包括一微处理器112、一只读存储器(ReadOnlyMemory,ROM)112M、一控制逻辑114、一缓冲存储器116、与一接口逻辑118。只读存储器112M用来存储一程序码112C，而微处理器112则用来执行程序码112C以控制对闪存模块120的存取(Access)。控制逻辑114包括了一编码器132以及一控制电路134，其中编码器132用来对写入到闪存模块120中的数据进行编码以产生对应的校验码(或称，错误更正码(ErrorCorrectionCode)，ECC)，而控制电路134则是用来对编码器132进行测试，特别是在闪存控制器110尚未与闪存模块120连结时对编码器132进行测试。于典型状况下，闪存模块120包括了多个闪存芯片，而每一个闪存芯片包括多个区块(Block)，而闪存控制器110对闪存模块120进行抹除数据运作以区块为单位来进行。另外，一区块可记录特定数量的数据页(Page)，其中闪存控制器110对闪存模块120进行写入数据的运作以数据页为单位来进行写入。在本实施例中，闪存模块120为一立体NAND型闪存(3DNAND-typeflash)模块。实作上，通过微处理器112执行程序码112C的闪存控制器110可利用其本身内部的组件来进行诸多控制运作，例如：利用控制逻辑114来控制闪存模块120的存取运作(尤其是对至少一区块或至少一数据页的存取运作)、利用缓冲存储器116进行所需的缓冲处理、以及利用接口逻辑118来与一主装置(HostDevice)130沟通。缓冲存储器116以随机存取存储器(RandomAccessMemory，RAM)来实施。例如，缓冲存储器116可以是静态随机存取存储器(StaticRAM，SRAM)，但本专利技术不限于此。在一实施例中，闪存控制器110可以是位于可携式记忆装置(例如：符合SD/MMC、CF、MS、XD标准的记忆卡)中，且主装置130为一可与可携式记忆装置连接的电子装置，例如手机、笔记本电脑、桌面计算机…等等。而在另一实施例中，闪存控制器110可以应用在固态硬盘或符合通用闪存存储(UniversalFlashStorage，UFS)或嵌入式多媒体记忆卡(EmbeddedMultiMediaCard，EMMC)规格的嵌入式存储装置，以设置在一电子装置中，例如设置在手机、笔记本电脑、桌面计算机的中，而此时主装置130可以是所述电子装置的一处理器。图2为根据本专利技术一实施例的编码器132与控制电路134的示意图。如图2所示，控制电路134包括了一随机数据产生电路210、一多任务器220、一种子数据产生电路230以及一输出电路240。在本实施例中，控制电路134与编码器132作为一编码器自我测试电路，亦即通过控制电路134与编码器132的运作可以检测判断出编码器132的功能是否正常。此外，控制电路134与编码器132的自我测试操作在一晶圆级测试(waferleveltest)中的芯片针测(ChipProbe，CP)阶段、或是在一封装后测试(packageleveltest)中的最后测试(FinalTest，FT)阶段来进行，亦即编码器132的自我测试操作并不需要对闪存模块120进行任何的存取操作(此时闪存控制器110与闪存模块120也尚未连结)。在图2所示的实施例的操作中，首先，在晶圆级测试中的芯片针测阶段或是在封装后测试中的最后测试阶段时，工程师会通过闪存控制器110的一接点(pad)或是一接脚(pin)202以自外部将一自我测试致能信号BIST_EN输入，以启动编码器132与控制电路134以进行自我测试操作。需注意的是，图2绘示了自我测试致能信号BIST_EN直接输入到编码器132与控制电路134，但本专利技术并不以此为限，在其他的实施例中闪存控制器110中可包括另一电路以接收自我测试致能信号BIST_EN后据以启动编码器132与控制电路134，这些设计上的变化均隶属于本专利技术的范畴。接着，控制电路134会先产生第1笔输入数据至编码器132，以供编码器13本文档来自技高网...

【技术保护点】
1.一种应用于闪存控制器的编码器自我测试电路，其特征在于，包括有：一控制电路；以及/n一编码器；/n其中在不对任何闪存进行存取的情形下，所述控制电路产生一输入数据至所述编码器，所述编码器对所述输入数据进行编码以产生一校验码至所述控制电路，以供判断所述编码器的功能是否正常。/n

【技术特征摘要】
20181012 TW 1071359261.一种应用于闪存控制器的编码器自我测试电路，其特征在于，包括有：一控制电路；以及
一编码器；
其中在不对任何闪存进行存取的情形下，所述控制电路产生一输入数据至所述编码器，所述编码器对所述输入数据进行编码以产生一校验码至所述控制电路，以供判断所述编码器的功能是否正常。


2.如权利要求1所述的编码器自我测试电路，其特征在于，所述控制电路在接收到来自所述闪存控制器外部的一自我测试致能信号之后才会启动以产生所述输入数据至所述编码器。


3.如权利要求2所述的编码器自我测试电路，其特征在于，所述自我测试致能信号是由所述闪存控制器的一接点或是一接脚所输入。


4.如权利要求3所述的编码器自我测试电路，其特征在于，所述自我测试致能信号在一晶圆级测试中的芯片针测阶段输入，或是在一封装后测试中的最后测试阶段输入。


5.如权利要求1所述的编码器自我测试电路，其特征在于，所述控制电路判断所述校验码或是对所述校验码进行压缩所产生的一种子数据是否与一默认数据相符合，以判断所述编码器的功能是否正常。


6.如权利要求1所述的编码器自我测试电路，其特征在于，所述控制电路通过所述闪存控制器的一接点或是一接脚将所述校验码或是对所述校验码进行压缩所产生的一种子数据传送出至另一装置，以供所述另一装置判断是否与一默认数据相符合，以判断所述编码器的功能是否正常。


7.如权利要求1所述的编码器自我测试电路，其特征在于，判断所述编码器的功能是否正常的过程中不涉及任何的解码操作。


8.如权利要求1所述的编码器自我测试电路，其特征在于，所述控制电路与所述编码器进行多次循环操作，其中每一次循环操作包括了以下步骤：
(a)所述控制电路产生第K笔输入数据至所述编码器，其中K为一任意正整数；以及
(b)所述编码器对所述第K笔输入数据进行编码以产生第K笔校验码至所述控制电路以供产生第(K+1)笔输入数据；
其中所述编码器所产生的第N笔校验码被用来判断所述编码器的功能是否正常，其中N为一默认值。


9.如权利要求8所述的编码器自我测试电路，其特征在于，所述控制电路包括有：
一随机数据产生电路，用以产生所述第(K+1)笔输入数据至所述编码器；以及
一种子数据产生电路，耦接于所述随机数据产生电路，用以根据所述第(K+1)笔校验码以产生一种子数据至所述随机数据产生电路，以供所述随机数据产生电路产生第(K+2)笔输入数据。


10.如权利要求9所述的编码器自我测试电路，其特征在于，所述种子数据产生电路对所述第K笔校验码进行一循环冗余校验操作以产生所述种子数据。


11.如权利要求9所述的编码器自我测试电...

【专利技术属性】
技术研发人员：杨宗杰，
申请(专利权)人：慧荣科技股份有限公司，
类型：发明
国别省市：中国台湾;71