【技术实现步骤摘要】
应用于闪存控制器的编码器自我测试电路及相关的方法
本专利技术关于闪存控制器，尤指一种应用在闪存控制器中的编码器自我测试电路。
技术介绍
在闪存控制器中会设计至少一个编码器以对输入数据进行编码以产生相对应的校验码后，再连同输入数据一并写入到闪存芯片中。然而，考虑到编码器在功能上的正确性，在工厂内的测试阶段时，闪存控制器会与闪存芯片链接，之后闪存控制器会被控制以持续地将数据进行编码后写入至闪存芯片中，再将数据从闪存芯片中读取出来并进行解码，以判断闪存控制器的编码及解码功能是否正常。然而，上述作法至少会遇到以下两种问题，第一个问题是当判断闪存控制器的编码及解码功能不正常时，与闪存控制器相连接的闪存芯片便浪费了，或是需要另外进行剥离(debonding)制程以使得闪存芯片可以重复使用；而第二个问题则是当判断闪存控制器的编码及解码功能不正常时，无法正确迅速地判断是编码器的问题还是解码器的问题，因而造成工程师的困扰。
技术实现思路
因此，本专利技术的目的之一在于提供一种应用于闪存控制器的编码器自我测试电路，其可以在不...
【技术保护点】
1.一种应用于闪存控制器的编码器自我测试电路，其特征在于，包括有：一控制电路；以及/n一编码器；/n其中在不对任何闪存进行存取的情形下，所述控制电路产生一输入数据至所述编码器，所述编码器对所述输入数据进行编码以产生一校验码至所述控制电路，以供判断所述编码器的功能是否正常。/n
【技术特征摘要】
20181012 TW 1071359261.一种应用于闪存控制器的编码器自我测试电路，其特征在于，包括有：一控制电路；以及
一编码器；
其中在不对任何闪存进行存取的情形下，所述控制电路产生一输入数据至所述编码器，所述编码器对所述输入数据进行编码以产生一校验码至所述控制电路，以供判断所述编码器的功能是否正常。
2.如权利要求1所述的编码器自我测试电路，其特征在于，所述控制电路在接收到来自所述闪存控制器外部的一自我测试致能信号之后才会启动以产生所述输入数据至所述编码器。
3.如权利要求2所述的编码器自我测试电路，其特征在于，所述自我测试致能信号是由所述闪存控制器的一接点或是一接脚所输入。
4.如权利要求3所述的编码器自我测试电路，其特征在于，所述自我测试致能信号在一晶圆级测试中的芯片针测阶段输入，或是在一封装后测试中的最后测试阶段输入。
5.如权利要求1所述的编码器自我测试电路，其特征在于，所述控制电路判断所述校验码或是对所述校验码进行压缩所产生的一种子数据是否与一默认数据相符合，以判断所述编码器的功能是否正常。
6.如权利要求1所述的编码器自我测试电路，其特征在于，所述控制电路通过所述闪存控制器的一接点或是一接脚将所述校验码或是对所述校验码进行压缩所产生的一种子数据传送出至另一装置，以供所述另一装置判断是否与一默认数据相符合，以判断所述编码器的功能是否正常。
7.如权利要求1所述的编码器自我测试电路，其特征在于，判断所述编码器的功能是否正常的过程中不涉及任何的解码操作。
8.如权利要求1所述的编码器自我测试电路，其特征在于，所述控制电路与所述编码器进行多次循环操作，其中每一次循环操作包括了以下步骤：
(a)所述控制电路产生第K笔输入数据至所述编码器，其中K为一任意正整数；以及
(b)所述编码器对所述第K笔输入数据进行编码以产生第K笔校验码至所述控制电路以供产生第(K+1)笔输入数据；
其中所述编码器所产生的第N笔校验码被用来判断所述编码器的功能是否正常，其中N为一默认值。
9.如权利要求8所述的编码器自我测试电路，其特征在于，所述控制电路包括有：
一随机数据产生电路，用以产生所述第(K+1)笔输入数据至所述编码器；以及
一种子数据产生电路，耦接于所述随机数据产生电路，用以根据所述第(K+1)笔校验码以产生一种子数据至所述随机数据产生电路，以供所述随机数据产生电路产生第(K+2)笔输入数据。
10.如权利要求9所述的编码器自我测试电路，其特征在于，所述种子数据产生电路对所述第K笔校验码进行一循环冗余校验操作以产生所述种子数据。
11.如权利要求9所述的编码器自我测试电...
【专利技术属性】
技术研发人员：杨宗杰，
申请(专利权)人：慧荣科技股份有限公司，
类型：发明
国别省市：中国台湾;71
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。