一种光电器件晶圆级封装方法及结构技术

本发明专利技术公开一种光电器件晶圆级封装方法及结构，属于集成电路封装技术领域。提供玻璃盖板，在其表面制作掩模图案；塑封掩模图案，并研磨至围堰的目标厚度；去掉研磨图案，通过粘结胶将芯片晶圆与围堰键合；减薄芯片晶圆，在所述芯片晶圆背面刻蚀凹槽，在凹槽中生长铜柱；填充凹槽，研磨至露出铜柱；制作n层再布线、阻焊层和凸点，切割形成单颗封装芯片。通过第一次塑封完成围堰制作，通过第二次塑封完成功能层与硅基背面的互连，并增加了硅基背面的再布线面积。整个封装体除了玻璃盖板一面，其他五面都被塑封料包裹，解决了光电器件由于漏光导致的成像“鬼影”问题；该封装方法及结构简单、成本低、良率高，适合大规模量产。

A wafer level packaging method and structure for optoelectronic devices

【技术实现步骤摘要】
一种光电器件晶圆级封装方法及结构
本专利技术涉及集成电路封装
，特别涉及一种光电器件晶圆级封装方法及结构。
技术介绍
近几年，随着手机摄像头三摄、四摄，甚至是五摄的出现与发展，对于光电器件尤其是影像传感器的封装需求越来越大。目前，如何降低摄像头模组的封装成本成为各大设计、封装和终端公司关注的重点。在众多封装方案中，CSP封装成本最低。但是CSP封装也存在TSV和围堰制作难度大、成本高以及晶圆级封装产品“鬼影”等问题。另外，随着晶圆制造向着更小的工艺节点发展，光电器件传感器芯片的I/O数量越来越多，如何增加再布线面积和再布线互连密度也成为CSP封装亟需解决的问题。申请号为201310667563.1和201910605108.6的专利分别介绍制作围堰和解决成像鬼影问题的方案，但是其封装方案相对复杂。申请号为201610528310.X的专利介绍了一种光电器件封装TSV的制作方法，虽然可以增加硅基背面再布线面积，但是该方案需要激光烧蚀等工艺打孔，所得TSV孔形貌难以控制，提高了后续再布线难度。
技术实现思路
本专利技术的目的在于提供一种光电器件晶圆级封装方法及结构，以解决目前光电器件容易漏光，从而导致成像“鬼影”的问题。为解决上述技术问题，本专利技术提供一种光电器件晶圆级封装方法，包括：提供玻璃盖板，在其表面制作掩模图案；塑封掩模图案，并研磨至目标厚度；去掉研磨图案形成围堰，通过粘结胶将芯片晶圆与围堰键合；减薄芯片晶圆，在所述芯片晶圆背面刻蚀凹槽，在凹槽中生长铜柱；填充凹槽，研磨至露出铜柱；制作n层再布线、阻焊层和凸点，切割形成单颗封装芯片。可选的，减薄芯片晶圆，在所述芯片晶圆背面刻蚀凹槽，在凹槽中生长铜柱包括：通过研磨或刻蚀工艺将所述芯片晶圆的背面硅基减薄至目标厚度；使用干法刻蚀工艺刻蚀出V型槽，其中，槽深大于5μm，槽下开口大于5μm，槽角度大于90°；通过铜柱凸点制备技术在槽中生长铜柱，所述铜柱的直径大于1μm，高度超过所述芯片晶圆的背面硅基1μm以上。可选的，所述掩模图案的厚度大于所述围堰，所述掩模图案的材料为高分子材料或金属材料；所述高分子材料包括树脂和聚酰亚胺；所述金属材料包括铜和铝。可选的，塑封掩模图案和填充凹槽的材料均为塑封料，所述塑封料为黑色树脂材料，其光吸收率大于90％。可选的，研磨填充凹槽的塑封料后，该塑封料覆盖所述芯片晶圆背面的硅基，并且厚度大于1μm。可选的，所述去掉研磨图案的工艺包括相似相溶和腐蚀。可选的，所述粘结胶的一面与所述芯片晶圆的功能层相连，另一面与所述围堰相连；所述粘结胶为黑色，其光吸收率大于90％。本专利技术还提供了一种光电器件晶圆级封装结构，包括：玻璃盖板，所述玻璃盖板上制作有围堰，所述围堰通过粘结胶与芯片晶圆正面的功能层键合；所述芯片晶圆背面的硅基开有凹槽，所述凹槽中制作有铜柱并通过第二塑封料塑封，所述第二塑封料表面依次形成有n层再布线、阻焊层和凸点。在本专利技术中提供了一种光电器件晶圆级封装方法及结构，提供玻璃盖板，在其表面制作掩模图案；塑封掩模图案，并研磨至围堰的目标厚度；去掉研磨图案，通过粘结胶将芯片晶圆与围堰键合；减薄芯片晶圆，在所述芯片晶圆背面刻蚀凹槽，在凹槽中生长铜柱；填充凹槽，研磨至露出铜柱；制作n层再布线、阻焊层和凸点，切割形成单颗封装芯片。芯片晶圆通过围堰与玻璃盖板粘结在一起，并通过铜柱实现芯片的功能层与芯片背面再布线层的连接；通过第一次塑封完成围堰制作，通过第二次塑封完成功能层与硅基背面的互连，并增加了硅基背面的再布线面积。整个封装体除了玻璃盖板一面，其他五面都被塑封料包裹，解决了光电器件由于漏光导致的成像“鬼影”问题；该封装方法及结构简单、成本低、良率高，适合大规模量产。附图说明图1是本专利技术提供的光电器件晶圆级封装方法流程示意图；图2是在玻璃盖板上形成掩模图案的示意图；图3是在玻璃盖板上用第一塑封料进行塑封的示意图；图4是研磨第一塑封料至目标厚度的示意图；图5是去掉掩模图案形成围堰的示意图；图6是在围堰上键合芯片晶圆的示意图；图7是在芯片晶圆背面硅基上开凹槽的示意图；图8是在凹槽中生长铜柱的示意图；图9是用第二塑封料塑封芯片晶圆背面的示意图；图10是研磨芯片晶圆背面至暴露出铜柱的示意图；图11是制作n层再布线的示意图；图12是制作阻焊层和凸点的示意图；图13是切割形成单颗封装体的示意图。具体实施方式以下结合附图和具体实施例对本专利技术提出的一种光电器件晶圆级封装方法及结构作进一步详细说明。根据下面说明和权利要求书，本专利技术的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本专利技术实施例的目的。实施例一本专利技术提供了一种光电器件晶圆级封装方法，其流程如图1所示，包括如下步骤：步骤S11、提供玻璃盖板，在其表面制作掩模图案；步骤S12、塑封掩模图案，并研磨至目标厚度；步骤S13、去掉研磨图案形成围堰，通过粘结胶将芯片晶圆与围堰键合；步骤S14、减薄芯片晶圆，在所述芯片晶圆背面刻蚀凹槽，在凹槽中生长铜柱；步骤S15、填充凹槽，研磨至露出铜柱；步骤S16、制作n层再布线、阻焊层和凸点，切割形成单颗封装芯片。首先提供玻璃盖板101，在其表面制作掩模图案102，如图2所示；所述掩模图案102的厚度大于待制作围堰104的厚度，所述掩模图案102的材料可以为树脂、聚酰亚胺等高分子材料，也可以为铜、铝等金属材料；通过第一塑封料103将所述掩模图案102塑封起来，如图3所示，所述第一塑封料103为黑色树脂材料，光吸收率大于90％；之后通过研磨方式将所述第一塑封料103研磨到待制作围堰104的目标厚度，如图4所示；通过相似相溶或腐蚀等工艺去掉所述掩模图案102，形成围堰104，如图5；将芯片晶圆105的功能层106通过粘结胶107与所述围堰104键合，所述粘结胶107的一面与所述功能层106连接，另一面与所述围堰104连接；如图6所示；其中，所述粘结层107为黑色，其光吸收率大于90％；通过研磨或者刻蚀工艺将所述芯片晶圆105的背面硅基减薄至目标厚度，使用干法刻蚀的方法刻蚀出V型槽109，其中所述V型槽的槽深大于5μm，槽下开口大于5μm，槽角度大于90°，如图7所示；如图8，通过铜柱凸点制备技术在所述V型槽109中生长铜柱110，所述铜柱110与所述功能层106相连，其高度高出所述芯片晶圆105背面的硅基1μm以上，其直径大于1μm；使用第二塑封料111填满所述V型槽109，并完全覆盖所述铜柱110，如图9所示；所述第二塑封料111与所述第一塑封料103一样，为黑色树脂材料，其光吸收率大于90％；之后本文档来自技高网...

【技术保护点】
1.一种光电器件晶圆级封装方法，其特征在于，包括：/n提供玻璃盖板，在其表面制作掩模图案；/n塑封掩模图案，并研磨至目标厚度；/n去掉研磨图案形成围堰，通过粘结胶将芯片晶圆与围堰键合；/n减薄芯片晶圆，在所述芯片晶圆背面刻蚀凹槽，在凹槽中生长铜柱；/n填充凹槽，研磨至露出铜柱；/n制作n层再布线、阻焊层和凸点，切割形成单颗封装芯片。/n

【技术特征摘要】
1.一种光电器件晶圆级封装方法，其特征在于，包括：
提供玻璃盖板，在其表面制作掩模图案；
塑封掩模图案，并研磨至目标厚度；
去掉研磨图案形成围堰，通过粘结胶将芯片晶圆与围堰键合；
减薄芯片晶圆，在所述芯片晶圆背面刻蚀凹槽，在凹槽中生长铜柱；
填充凹槽，研磨至露出铜柱；
制作n层再布线、阻焊层和凸点，切割形成单颗封装芯片。


2.如权利要求1所述的光电器件晶圆级封装方法，其特征在于，减薄芯片晶圆，在所述芯片晶圆背面刻蚀凹槽，在凹槽中生长铜柱包括：
通过研磨或刻蚀工艺将所述芯片晶圆的背面硅基减薄至目标厚度；
使用干法刻蚀工艺刻蚀出V型槽，其中，槽深大于5μm，槽下开口大于5μm，槽角度大于90°；
通过铜柱凸点制备技术在槽中生长铜柱，所述铜柱的直径大于1μm，高度超过所述芯片晶圆的背面硅基1μm以上。


3.如权利要求1所述的光电器件晶圆级封装方法，其特征在于，所述掩模图案的厚度大于所述围堰，所述掩模图案的材料为高分子材料或金属材料；
所述高分子材料包括树脂和聚酰亚胺；所述金属材料包括铜和铝。


4.如权利要求1所述的光电器件...

【专利技术属性】
技术研发人员：王成迁，
申请(专利权)人：中国电子科技集团公司第五十八研究所，
类型：发明
国别省市：江苏;32