一种高精度高可靠Mo-Cu-Au复合电极热敏芯片制造技术

本发明专利技术涉及一种高精度高可靠Mo‑Cu‑Au复合电极热敏芯片，所述热敏芯片包括热敏陶瓷基片以及两个分别设于所述热敏陶瓷基片的两表面上的复合电极，所述复合电极是由钼层、铜层和金层从内向外依次在所述热敏陶瓷基片表面上层叠而成。本发明专利技术还涉及所述热敏芯片的制备方法。本发明专利技术的热敏芯片具有稳定性好、可靠性高、不易老化、耐冷热冲击等优点。

A high precision and high reliability Mo Cu Au composite electrode thermistor chip

【技术实现步骤摘要】
一种高精度高可靠Mo-Cu-Au复合电极热敏芯片
本专利技术涉及热敏电阻
，特别是涉及一种高精度高可靠Mo-Cu-Au复合电极热敏芯片。
技术介绍
热敏电阻芯片，简称热敏芯片，广泛应用于各种温度探测、温度补偿、温度控制电路中，其在电路中起到将温度的变量转化成所需的电子信号的核心作用。如图1所示，现有的热敏芯片包括热敏陶瓷基片1’以及两个分别设于所述热敏陶瓷基片1’两表面上的金属电极2’，所述金属电极2’通常为银电极。现有的热敏芯片的制备工艺为：热敏陶瓷粉料配料→球磨→等静压成型→烧结陶瓷锭→切片→丝网印刷法印刷银浆→烘干→烧银→划切。然而，使用银电极和采用丝网印刷法存在以下几个问题：1)银浆在丝网印刷和烘干过程中容易受到污染，且得到的银电极本身也容易氧化、发黄发黑，造成产品的稳定性和可靠性较差；2)前期制备银浆和后期烘干银浆、烧结银电极的工序较为繁琐；3)印刷制得的银电极层厚度较大且在热敏陶瓷基片的表面上覆盖不均匀，在划切过程中容易起皮和产生毛刺，银浆材料损耗较多；4)银层在高温烧结时会重新结晶，晶型改变从而性能发生改变，造成产品电气性能下降；5)在高温烧银过程中排放的气体对环境造成污染。
技术实现思路
基于此，本专利技术提供一种高精度高可靠Mo-Cu-Au复合电极热敏芯片，其具有稳定性好、可靠性高、不易老化、耐冷热冲击等优点。本专利技术采取的技术方案是：一种高精度高可靠Mo-Cu-Au复合电极热敏芯片，包括热敏陶瓷基片以及两个分别设于所述热敏陶瓷基片的两表面上的复合电极，所述复合电极是由钼层、铜层和金层从内向外依次在所述热敏陶瓷基片表面上层叠而成。本专利技术的热敏芯片采用钼-Cu-Au复合电极，其中钼层(Mo)作为底层电极，主要起过渡作用，既能与热敏陶瓷基片和铜层很好地结合，又起到一定的阻挡作用；铜层(Cu)作为阻挡层，用于阻挡外界对过渡层的破坏，并具有焊接作用；金层(Au)既是焊接层，也是保护层，其稳定性高，能防止氧化、抗腐蚀、防破坏、耐高温。本专利技术将钼层、铜层和金层从内向外层叠制成热敏陶瓷基片表面上的复合电极，能够有效提升热敏芯片的稳定性、耐温性、抗腐蚀性、抗破坏性，明显提高可靠性，还能控制芯片的电极材料成本，所述热敏芯片具有稳定性好、可靠性高、不易老化、耐冷热冲击的优点。具体地，所述钼层的厚度为0.01～2微米。具体地，述铜层的厚度为0.01～2微米。具体地，所述金层的厚度为0.01～1微米。所述复合电极中，各金属层的厚度太厚则成本增加，作为过渡层的钼层太薄则影响复合电极与热敏陶瓷基片的结合，作为阻挡层的铜层太薄就起不了阻挡作用，作为焊接层和保护层的金层太薄则外界容易对阻挡层造成破坏，影响产品的可靠性。进一步，所述钼层的厚度为0.3微米，所述铜层的厚度为0.5微米，所述金层的厚度为0.3微米。此厚度设置较为适宜。具体地，所述钼层、铜层和金层均采用溅射法形成。溅射工艺得到的各金属层厚度可达到丝网印刷工艺制得银电极层厚度的1％，起到节约金属材料的作用，并且能够避免烧银时有害气体的产生，达到环保的效果，溅射工艺使复合电极与热敏陶瓷基片紧密贴合，在后续的划切过程中基本不会出现起皮现象。本专利技术还提供上述的热敏芯片的制备方法，包括如下步骤：制备热敏陶瓷基材，然后在热敏陶瓷基材两表面分别依次溅射钼层、铜层和金层，再进行划切，得到单个的热敏芯片。所述制备方法采用溅射工艺制备电极，得到的各金属层厚度可达到丝网印刷工艺制得银电极层厚度的1％，起到节约金属材料的作用，并且整个溅射过程在真空设备中完成，能够避免烧银时有害气体的产生，不会污染环境，洁净度高，同时省去了丝网印刷制备银电极层后续的烘干、烧结工序，效率更高，还杜绝了各金属层在高温烧结时重新结晶导致性能发生改变。溅射工艺得到的各金属层非常致密，结合牢固，能有效防止外界侵蚀，达到高精度、高可靠。进一步，在溅射之前，还包括对热敏陶瓷基材进行清洗的步骤。真空溅射工艺可以保证热敏陶瓷基材的清洗表面不被二次污染，为了更好地理解和实施，下面结合附图详细说明本专利技术。附图说明图1为现有的热敏芯片的结构示意图；图2为本专利技术的复合电极热敏芯片的结构示意图；图3为本专利技术的复合电极热敏芯片的制备流程图；图4为真空溅射示意图。具体实施方式请参阅图2，其为本专利技术的复合电极热敏芯片的结构示意图。本专利技术的复合电极热敏芯片包括热敏陶瓷基片1以及两个分别设于所述热敏陶瓷基片1的两表面上的复合电极2，所述复合电极2是由钼层21、铜层22和金层23从内向外依次在所述热敏陶瓷基片1表面上层叠而成。具体地，所述钼层21的厚度为0.01～2微米；所述铜层22的厚度为0.01～2微米；所述金层23的厚度为0.01～1微米。优选地，所述钼层21的厚度为0.3微米，所述铜层22的厚度为0.5微米，所述金层23的厚度为0.3微米。所述钼层21、铜层22和金层23均采用溅射法形成。请参阅图3和图4，图3为本专利技术的复合电极热敏芯片的制备流程图，图4为真空溅射示意图。所述复合电极热敏芯片的制备方法按如下步骤进行：S1：制备热敏陶瓷基材：按常规配方配得热敏陶瓷粉末，例如NTC热敏陶瓷粉末，再对热敏陶瓷粉末进行球磨、等静压成型、烧结、切片，即可得到片状的热敏陶瓷基材。S2：一次清洗：使用清洗液处理步骤S1得到的热敏陶瓷基材，再使用超声波机清洗，清洗时间为：5±1分钟，然后烘干，烘干温度为：100±5℃，烘干时间为：30±5分钟。S3：二次清洗：将步骤S2一次清洗得到的热敏陶瓷基材放到等离子清洗机中进行二次清洗，清洗时间为：5±1分钟，烘干温度为：100±5℃，烘干时间为：30±5分钟，同时活化表面。S4：溅射钼层21：先将真空溅射镀膜机抽真空到工艺范围，再充入氩气作为工作气体，以钼作为靶材，在电场作用下，Ar+加速轰击靶材，将靶材原子溅射到步骤S3得到的热敏陶瓷基材上，在热敏陶瓷基材的两表面上分别溅射一层钼层21，溅射厚度为0.01～2微米。S5：溅射铜层22：先将真空溅射镀膜机抽真空到工艺范围，再充入氩气作为工作气体，以铜作为靶材，在电场作用下，Ar+加速轰击靶材，将靶材原子溅射到步骤S4得到的热敏陶瓷基材上，在热敏陶瓷基材两表面的钼层21表面上分别溅射一层铜层22，溅射厚度为0.01～2微米。S6：溅射金层23：先将真空溅射镀膜机抽真空到工艺范围，再充入氩气作为工作气体，以金作为靶材，在电场作用下，Ar+加速轰击靶材，将靶材原子溅射到步骤S5得到的热敏陶瓷基材上，在热敏陶瓷基材两表面的铜层22表面上分别溅射一层金层23，溅射厚度为0.01～1微米。S7：划切：测试步骤S6得到的热敏陶瓷基材的电阻率，按照测试结果和所需热敏芯片的阻值计算出单个热敏芯片的尺寸大小，然后对所述热本文档来自技高网...

【技术保护点】
1.一种高精度高可靠Mo-Cu-Au复合电极热敏芯片，其特征在于：包括热敏陶瓷基片以及两个分别设于所述热敏陶瓷基片的两表面上的复合电极，所述复合电极是由钼层、铜层和金层从内向外依次在所述热敏陶瓷基片表面上层叠而成。/n

【技术特征摘要】
1.一种高精度高可靠Mo-Cu-Au复合电极热敏芯片，其特征在于：包括热敏陶瓷基片以及两个分别设于所述热敏陶瓷基片的两表面上的复合电极，所述复合电极是由钼层、铜层和金层从内向外依次在所述热敏陶瓷基片表面上层叠而成。


2.根据权利要求1所述的热敏芯片，其特征在于：所述钼层的厚度为0.01～2微米。


3.根据权利要求1所述的热敏芯片，其特征在于：所述铜层的厚度为0.01～2微米。


4.根据权利要求1所述的热敏芯片，其特征在于：所述金层的厚度为0.01～1微米。


5....

【专利技术属性】
技术研发人员：李耀欢，段兆祥，许志勇，杨俊，唐黎民，柏琪星，
申请(专利权)人：广东爱晟电子科技有限公司，
类型：发明
国别省市：广东;44