用于生成集成电路的方法和系统以及计算机可读介质技术方案

系统和方法包括：接收功能集成电路设计以及基于接收的功能集成电路设计和一个或多个集成电路布局规划生成多个放置和路由(PnR)布局。应用的一个或多个模糊逻辑规则以分析与每个生成的PnR布局相关联的属性，并且可以生成具有符合一个或多个模糊逻辑规则的面积利用率的多个PnR布局中的PnR布局。本发明专利技术的实施例还涉及一种用于生成集成电路的方法和系统以及计算机可读介质。

Methods and systems for generating integrated circuits and computer-readable media

【技术实现步骤摘要】
用于生成集成电路的方法和系统以及计算机可读介质
本申请的实施例涉及一种用于生成集成电路的方法和系统以及计算机可读介质。
技术介绍
集成电路通常包括数千个具有复杂相互关系的组件。这些电路一般使用称为电子设计自动化(EDA)的高度自动化流程来设计。EDA开始于从硬件描述语言(HDL)中提供的功能规范并一直继续到电路设计规范，电路设计规范包括称为单元的基本电路组件、单元的物理布置以及互连单元的布线的规范。这些单元使用特定的集成电路技术实现逻辑功能或其他电子功能。EDA可以分为诸如合成、放置、路由(PnR)等的一系列阶段。这些步骤中的每个都可能涉及从单元库中选择单元。通常，使用各种单元组合的大量不同的电路设计可满足电路的功能规范。
技术实现思路
本专利技术的实施例提供了一种用于生成集成电路的方法，包括：接收功能集成电路设计；基于接收的功能集成电路设计和一个或多个集成电路布局规划生成多个放置和路由(PnR)布局；应用一个或多个规则以分析与每个生成的PnR布局相关联的属性，其中规则包括具有真值的变量，真值是0和1之间并且包括0和1的任何实数；确定具有符合一个或多个规则的面积利用率的多个PnR布局中的PnR布局。本专利技术的另一实施例提供了一种用于生成集成电路的系统，包括：处理器；数据库，通过存储有模糊逻辑规则的处理器进行访问；计算机可读介质，通过处理器进行访问，计算机可读介质存储有指令，通过处理器执行指令时实现包括以下步骤的方法：接收功能集成电路设计，基于接收的功能集成电路设计和一个或多个集成电路布局规划生成多个放置和路由(PnR)布局，应用存储在数据库中的一个或多个模糊逻辑规则以分析与每个生成的PnR布局相关联的属性，确定具有符合一个或多个模糊逻辑规则的面积利用率的多个PnR布局中的PnR布局，至少基于面积利用率对多个PnR布局进行分类和排序，至少基于面积利用率选择的已分类和排序的多个PnR布局的一部分，以及修改以下之中的至少一个：模糊标准、一个或多个逻辑规则和/或一个或多个布局规划。附图说明当结合附图进行阅读时，根据以下详细的描述来更好地理解本专利技术的各个方面。注意，根据工业的标准实践，各个部件没有按比例绘制。实际上，为了讨论的清楚，可以任意地增加或减小各个部件的尺寸。图1是示出根据一些实施例的集成电路设计流程的示例的流程图。图2A至图2D是示出根据一些实施例的示例布局规划布局的框图。图3是示出根据一些实施例的示例优化方法的框图。图4A和图4B示出了根据一些实施例的集成电路布局规划的示例。图5A和图5B是示出根据一些实施例的布局规划阻塞件的示例的框图。图6是示出根据一些实施例的用于集成电路设计系统的示例处理系统的方面的框图。图7是说明根据一些实施例的集成电路设计系统的另外方面的框图。图8示出了根据一些实施例的用于图7的系统的PnR运行和分析信息的示例。图9是示出根据一些实施例的用于生成集成电路的方法的示例的过程流程图。具体实施方式以下公开提供了许多用于实施所提供主题的不同特征的实施例或实例。以下描述部件和配置的具体实例以简化本公开。当然，这些仅仅是实例而不用于限制。例如，在以下的描述中，在第二部件上方或之上形成第一部件可以包括第一部件和第二部件被形成为直接接触的实施例，并且也可以包括可以在第一部件和第二部件之间形成附件部件使得第一部件和第二部件没有直接接触的实施例。此外，本公开可以在各个实例中重复参考标号和/或字母。这些重复是为了简化和清楚，其本身并不表示所讨论的各个实施例和/或结构之间的关系。此外，本文提供了各种表格，其中示出了包括说明性变量、值、范围等的示例。这些变量、值、范围等仅是示例，并且其他变量、值、范围等在本公开的范围内。片上系统(SoC)设计近年来已成为半导体技术的主要驱动因素之一。SoC是集成电路，其集成了所有或至少许多的计算机的组件或其他电子系统的组件。这些组件通常包括中央处理单元、存储器、输入/输出端口和二级存储器—所有这些位于单个衬底上。取决于应用，通常的SoC可以包括数字、模拟、混合信号并且经常包括射频信号处理功能。由于它们集成在单个电子衬底上，因此与具有相同功能的多芯片设计相比，SoC可以消耗更少的功率并占用更少的面积。诸如电子设计自动化(EDA)的集成电路自动设计工具可以辅助SoC设计流程并且可以将电路设计转换成要制造的电路布局。EDA开始于硬件描述语言(HDL)中提供的功能规范一直继续到续电路设计规范，电路设计规范包括称为单元的基本电路组件、单元的物理布置以及互连单元的布线的规范。这些单元使用特定的集成电路技术实现逻辑功能或其他电子功能。即使使用EDA工具，面积优化对于集成电路器件的物理设计可能是一个挑战。例如，对于许多SoC产品获得尽可能小的物理面积是期望的。一些方法试图利用过去的经验，构建一些通过EDA或PnR引擎运行的、具有估计面积/形状的测试用例。当测试PnR运行完成时，工程师可以分析结果并挑选一个设计作为新的基准。如果时间和资源允许，可以运行附加的测试用例。这种方法需要手动操作并且数据分析可能缺乏一致性。此外，最佳面积/形状设计不受保证。根据本公开的方面，采用模糊逻辑机器学习算法来自动确定用于物理设计的标准单元的面积和形状。输入具有网表和提议的布局规划的分区，并且基于所接收的输入，提供最小化物理设计的所需面积的一个或多个放置和路由(PnR)结果。如图1所示，通过采用详细的系统规范(诸如期望的功能、通信和其他要求)，用于设计SoC的流程100通常开始于寄存器传输级(RTL)设计阶段104并将这些系统规范转换为RTL设计。RTL设计可以是根据硬件寄存器之间的数字信号(数据)流以及对这些信号执行的逻辑操作来模拟同步数字电路的设计抽象。可以诸如VHDL或Verilog的编程语言的形式提供RTL设计，RTL设计通常描述数字电路的确切行为以及输入和输出的互连。可以为SoC、块、单元和/或SoC的组件、和/或分层设计的一个或多个子块、单元和/或组件提供RTL设计。另外，诸如在逻辑设计阶段108处，下一阶段涉及将RTL设计转换为逻辑设计。逻辑设计阶段108通常涉及将RTL设计转换为逻辑设计而得到连接的逻辑电路的网表。逻辑设计可以采用通常的逻辑组件，诸如与(AND)、或(OR)、异或(XOR)、与非(NAND)和或非(NOR)组件以及来自一个或多个库的表现出所需功能的单元。在一些实例中，可以使用一个或IP(多个知识产权)核并将其嵌入SoC中；因此，可以生成网表，网表描述与设计有关的电路的各种电子部件的连接性。例如，网表可以包括电路中的电子组件的列表以及电子组件连接到的节点的列表。与RTL设计阶段104类似的，可以为SoC、块、单元和/或SoC的组件、和/或分层设计的一个或多个子块、单元和/或组件提供逻辑设计。流程100还包括布局设计阶段112，其中门级网表被转换为完整的物理几何表示。初始时，布局设计阶段112包括布局规划，布局规划是基于设计约束将各种块本文档来自技高网...

【技术保护点】
1.一种用于生成集成电路的方法，包括：/n接收功能集成电路设计；/n基于接收的所述功能集成电路设计和一个或多个集成电路布局规划生成多个放置和路由PnR布局；/n应用一个或多个规则以分析与每个生成的PnR布局相关联的属性，其中所述规则包括具有真值的变量，所述真值是0和1之间并且包括0和1的任何实数；/n确定具有符合所述一个或多个规则的面积利用率的所述多个PnR布局中的一个PnR布局。/n

【技术特征摘要】
20180928 US 62/738,593;20190605 US 62/857,383;20191.一种用于生成集成电路的方法，包括：
接收功能集成电路设计；
基于接收的所述功能集成电路设计和一个或多个集成电路布局规划生成多个放置和路由PnR布局；
应用一个或多个规则以分析与每个生成的PnR布局相关联的属性，其中所述规则包括具有真值的变量，所述真值是0和1之间并且包括0和1的任何实数；
确定具有符合所述一个或多个规则的面积利用率的所述多个PnR布局中的一个PnR布局。


2.根据权利要求1所述的方法，其中，所述规则是模糊逻辑规则，并且其中应用所述规则以分析生成的PnR布局包括：
对于所述多个PnR布局中的每个：
将一个或多个设计分析应用于所述PnR布局以生成与所述PnR布局相关联的所述属性；
模糊化所述属性；
基于一个或多个所述模糊逻辑规则生成输出；以及
去模糊化所述输出。


3.根据权利要求2所述的方法，还包括：
至少基于面积利用率对所述多个PnR布局进行分类和排序。


4.根据权利要求2所述的方法，还包括：将阻塞件定位在所述一个或多个集成电路布局规划中的每个中的相同位置处，其中，所述一个或多个集成电路布局规划中的每个中的所述阻塞件与另一个阻塞件不同。


5.根据权利要求4所述的方法，其中每个阻塞件的尺寸与另一个阻塞件的尺寸不同。


6.根据权利要求2所述的方法，还包括：
基于确定的具有符合一个或多个所述模糊逻辑规则的面积利用率的所述多个PnR布局中的一个PnR布局，修改一个或多个所述模糊逻辑规则。


7.根据权利要求2所述的方法，还包括：
基于确定的具有符合一个或多个所述模糊逻辑规则的面积利用率的所述多个PnR布局中的一个PnR...

【专利技术属性】
技术研发人员：童超，邓庆文，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71