设计规则检查违规预测系统和方法技术方案

提供了用于在对布置布局执行路由之前预测布置布局中的系统设计规则检查(DRC)违规的系统和方法。系统DRC违规预测系统包括DRC违规预测电路。DRC违规预测电路接收与布置布局相关联的布置数据。DRC违规预测电路检查与布置布局相关联的布置数据，并且布置数据可以包括与布置布局的多个区域相关联的数据，并且DRC违规预测电路可以逐个区域地检查布置布局的多个区域。DRC违规预测电路预测由于布置布局的后续路由而在布置布局中是否存在一个或多个系统DRC违规。

Prediction system and method of design rule inspection violation

【技术实现步骤摘要】
设计规则检查违规预测系统和方法
本专利技术的实施例涉及设计规则检查违规预测系统和方法。
技术介绍
在电子电路设计过程中，可以利用一个或多个电子设计自动化(EDA)工具来设计、优化和验证半导体器件设计，诸如半导体芯片中的电路设计。在布置期间，布置工具可以基于给定的电路设计产生布置布局，电路设计可以由电路设计者开发并且可以包括例如电路设计信息，诸如电气图、电路设计的高级电气描述、合成电路网表等。布置布局包括指示半导体器件的各种电路元件的物理位置的信息。在完成器件的布置之后，可以执行时钟树合成和路由。在路由期间，可以形成导线或互连件以连接布置布局的各种电路元件。在路由布置布局之后，可以检查所得到的电子器件设计是否符合各种设计规则、设计规范等。例如，可以检查电子器件设计的各种设计规则检查(DRC)违规。例如，一些DRC违规可能由路由拥挤引起，因为路由线可能在电子器件设计的某些区域中变得拥挤，这可能导致DRC违规。路由拥挤可能会严重阻碍在各种设计中减少或最小化芯片尺寸的努力。
技术实现思路
本专利技术的实施例提供了一种系统设计规则检查(DRC)违规预测系统，包括：设计规则检查违规预测电路，所述设计规则检查违规预测电路在使用时：接收与布置布局相关联的布置数据；检查与所述布置布局相关联的所述布置数据；以及预测由于所述布置布局的后续路由而在所述布置布局中是否存在一个或多个系统设计规则检查违规。本专利技术的另一实施例提供了一种预测系统设计规则检查违规的方法，包括：通过设计规则检查(DRC)违规预测电路接收半导体电路设计的布置布局；通过所述设计规则检查违规预测电路检查与所述布置布局的多个区域中的每个区域相关联的布置数据；对所述多个区域中的每个，所述设计规则检查违规预测电路预测由于所述布置布局的路由是否存在一个或多个系统设计规则检查违规；以及响应于预测由于所述布置布局的路由而不存在系统设计规则检查违规，路由所述布置布局。本专利技术的又一实施例提供了一种预测系统设计规则检查违规的方法，包括：利用信息训练机器学习电路，所述信息指示由于多个电子器件设计中的路由拥挤而导致设计规则检查(DRC)违规；所述机器学习电路基于所述训练而开发多个路由拥挤模式，所述多个路由拥挤模式包括系统设计规则检查集群，所述系统设计规则检查集群指示具有多个系统设计规则检查违规的路由拥挤模式的区域；将所述多个路由拥挤模式存储在数据库中；通过设计规则检查违规预测电路接收与布置布局相关联的布置数据；将与所述布置布局相关联的所述布置数据与存储在所述数据库中的所述多个路由拥挤模式进行比较；以及基于将与所述布置布局相关联的所述布置数据与所述多个路由拥挤模式进行比较，所述设计规则检查违规预测电路预测由于所述布置布局的后续路由而在所述布置布局中是否存在一个或多个系统设计规则检查违规。附图说明当结合附图执行阅读时，从以下详细描述可最佳理解本专利技术的各个方面。应该强调，根据工业中的标准实践，各个部件未按比例绘制并且仅用于说明的目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。图1是示出根据一些实施例的电子器件设计系统的框图。图2是示出根据一些实施例的设计规则检查(DRC)违规预测系统的框图。图3A是示出根据一些实施例的布置布局的区域的示意图，其中预测或以其他方式确定存在一个或多个DRC违规。图3B是示出根据一些实施例的响应于预测或确定存在DRC违规而增大单元之间的间距的区域的示意图。图4是示出根据一些实施例的电子器件设计方法的流程图。图5是示出根据一些实施例的示例电子器件布局的图。图6A是示出根据一些实施例的示例第一和第二电子器件设计中的原始DRC分布的图。图6B示出了根据一些实施例的相对于电子器件设计的原始DRC分布执行概率质量函数变换而得到的概率质量函数变换映射。图7A是示出根据一些实施例的训练设计的实际DRC分布映射的图。图7B是示出根据一些实施例的可以从训练设计生成的模式的图。图8A是示出根据一些实施例的可以用作训练数据的可路由电子器件设计的实际DRC分布映射的图。图8B是示出根据一些实施例的可以用作训练数据的不可路由电子器件设计的实际DRC分布映射的图。图9A至图9C是示出根据一些实施例的可以由DRC机器学习电路生成的接收器操作特性(ROC)曲线的示例的曲线图。图10A和图10B是示出根据一些实施例的具有不同灵敏度的系统DRC违规预测的示例的图。图11A是示出根据一些实施例的可以从特定电子器件设计的原始DRC分布生成的示例概率质量函数变换映射的图。图11B是示出根据一些实施例的局部模型的图，该局部模型可以是与图11A的概率质量函数变换映射最相似的局部模型。图11C是示出根据一些实施例的通过将全局模型与图11B中所示的局部模型组合而生成的加权系综的图。图11D是示出根据一些实施例的通过将全局模型与前三个最相似的局部模型组合而生成的加权系综的图。图12A是示出根据一些实施例的系统DRC违规预测方法的流程图。图12B是示出根据一些实施例的图12A的流程图的网格区域检查和路由DRC检测的进一步细节的流程图。具体实施方式以下公开内容提供了许多用于实现本专利技术的不同特征不同的实施例或实例。下面描述了组件和布置的具体实施例或实例以简化本专利技术。当然这些仅是实例而不旨在限制。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本专利技术可以在各个示例中重复参考标号和/或字母。该重复是为了简单和清楚的目的，并且其本身不指示讨论的各个实施例和/或配置之间的关系。本文提供的实施例包括用于在对布置布局执行路由之前预测布置布局中的DRC违规的设计规则检查(DRC)违规预测系统和方法。在一些实施例中，利用机器学习技术来产生路由拥挤模式，并且DRC违规预测电路可以通过将布置布局的一个或多个区域与路由拥挤模式进行比较来预测特定布置布局中是否存在一个或多个系统DRC违规。图1是示出根据本专利技术的一个或多个实施例的电子器件设计系统10的框图。电子器件设计系统10可操作以在布置布局的路由之前生成和优化电子器件的布置布局，并且还可操作以执行所生成和优化的布置布局的路由。电子器件设计系统10包括电子设计平台20和路由拥挤去除平台30。在一些实施例中，电子设计平台20和/或路由拥挤去除平台30可以用硬件、固件、软件或它们的任何组合实现。例如，在一些实施例中，电子设计平台20和/或路由拥挤去除平台30可以至少部分地实现为存储在计算机可读存储介质上的指令，该指令可以由一个或多个计算机处理器或处理电路读取和执行。计算机可读存储介质可以是例如只读存储器(ROM)、随机存取存储器(RAM)、闪存、硬盘驱动器、光存储器件、磁存储器件、电可擦除可编程只读存储器本文档来自技高网...

【技术保护点】
1.一种系统设计规则检查(DRC)违规预测系统，包括：/n设计规则检查违规预测电路，所述设计规则检查违规预测电路在使用时：/n接收与布置布局相关联的布置数据；/n检查与所述布置布局相关联的所述布置数据；以及/n预测由于所述布置布局的后续路由而在所述布置布局中是否存在一个或多个系统设计规则检查违规。/n

【技术特征摘要】
20180928 US 62/738,159;20190501 US 16/400,6641.一种系统设计规则检查(DRC)违规预测系统，包括：
设计规则检查违规预测电路，所述设计规则检查违规预测电路在使用时：
接收与布置布局相关联的布置数据；
检查与所述布置布局相关联的所述布置数据；以及
预测由于所述布置布局的后续路由而在所述布置布局中是否存在一个或多个系统设计规则检查违规。


2.根据权利要求1所述的系统设计规则检查违规预测系统，还包括：
布置数据库，存储与所述布置布局相关联的所述布置数据。


3.根据权利要求2所述的系统设计规则检查违规预测系统，还包括：
处理模式数据库，存储与多个路由拥挤模式相关联的信息，其中，所述设计规则检查违规预测电路在使用时，至少部分地基于与所述多个路由拥挤模式相关联的所述信息预测在所述布置布局中是否存在一个或多个系统设计规则检查违规。


4.根据权利要求3所述的系统设计规则检查违规预测系统，还包括：
系统设计规则检查数据库，存储与系统设计规则检查违规相关联的信息以及布置布局或布置布局区域的至少一个；以及
设计规则检查机器学习电路，通信地耦合至所述系统设计规则检查数据库和所述处理模式数据库，所述设计规则检查机器学习电路在使用时，基于存储在所述系统设计规则检查数据库中的所述信息生成与所述多个路由拥挤模式相关联的所述信息。


5.根据权利要求4所述的系统设计规则检查违规预测系统，其中，存储在所述处理模式数据库中的所述信息包括概率信息，所述概率信息指示在所述多个路由拥挤模式中发生一个或多个系统设计规则检查违规的概率。


6.根据权利要求5所述的系统设计规则检查违规预测系统，其中，所述设计规则检查机器学习电路在使用时，通过对存储在...

【专利技术属性】
技术研发人员：庄易霖，林士尧，黄思茹，陈尹安，洪士峰，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71