【技术实现步骤摘要】
一种与工艺无关的高精度片上时钟产生器
本专利技术涉及集成电路
，具体涉及一种与工艺无关的高精度片上时钟产生器。
技术介绍
随着半导体技术的不断发展，集成电路的应用也越来越广泛，集成电路上的时钟频率也越来越高，已达到GHz以上，随之带来的还有更高的电路性能，更低的功耗。传统的芯片架构一般采用片外单片时钟芯片，或者晶体振荡器作为时钟源，驱动整个芯片的逻辑电路，这一定程度上提高了系统的生产成本。而随着电路设计技术的发展，片上集成时钟产生器的可行性不断提高，各种结构的片上时钟产生电路被采用，如图1所示，比如采用环形振荡器，基于门电路的RC振荡器等，这些都能够提供稳定度高，低抖动的时钟输出信号，为整个芯片提供时钟源。当前的大部分片上时钟产生电路结构虽然解决了片上集成的问题，但由于集成电路设计制造工艺存在工艺角，制造参数变化等因素，使得片上时钟产生器在绝对频率上很难保持芯片间一致性，比如典型工艺角下的频率与极限工艺角的频率偏差可能超过20％以上，而频率的变化可能会造成芯片内部逻辑的时序出现问题，进而功能失效。
【技术保护点】
1.一种与工艺无关的高精度片上时钟产生器，其特征在于：所述时钟产生器包括充放电电荷泵、固定电容、带基准电路产生参考电压发生器、三个带失调校准的电压阀值比较器、时钟控制逻辑模块以及反相器，其中所述固定电容一端与所述充放电电荷泵输出端相连，其另一端接地，三个带失调校准的电压阀值比较器分别与所述充放电电荷泵的输出端相连，控制调节所述固定电容上的电压变化范围，带基准电路产生参考电压发生器分别与三个所述带失调校准的电压阀值比较器相连，用于产生参考电压，三个带失调校准的电压阀值比较器其输出与所述时钟控制逻辑模块相连，所述时钟控制逻辑模块其与所述反相器相连，用于将其输出信号进行驱动加强输...
【技术特征摘要】
1.一种与工艺无关的高精度片上时钟产生器，其特征在于：所述时钟产生器包括充放电电荷泵、固定电容、带基准电路产生参考电压发生器、三个带失调校准的电压阀值比较器、时钟控制逻辑模块以及反相器，其中所述固定电容一端与所述充放电电荷泵输出端相连，其另一端接地，三个带失调校准的电压阀值比较器分别与所述充放电电荷泵的输出端相连，控制调节所述固定电容上的电压变化范围，带基准电路产生参考电压发生器分别与三个所述带失调校准的电压阀值比较器相连，用于产生参考电压，三个带失调校准的电压阀值比较器其输出与所述时钟控制逻辑模块相连，所述时钟控制逻辑模块其与所述反相器相连，用于将其输出信号进行驱动加强输出，以控制所述充放电电荷泵充放电动作，得到周期性的时钟信号。
2.根据权利要求1所述的一种与工艺无关的高精度片上时钟产生器，其特征在于：所述充放电电荷泵由充电电流源和放电电流源两个通路组成，两个通电的电流开关由UP和DWN信号控制，以实现对应的充放电动作。
3.根据权利要求...
【专利技术属性】
技术研发人员：唐重林，吴汉明，
申请(专利权)人：芯创智北京微电子有限公司，
类型：发明
国别省市：北京;11
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。