一种自动消除输入失调电压的基准电压源及其方法技术

本发明专利技术涉及一种自动消除输入失调电压的基准电压源，包括：输入失调电压消除电路、带隙基准源子电路和开关时钟电路；输入失调电压消除电路用于消除运算放大器同向输入端和反向输入端之间存在的输入失调电压，以及控制带隙基准源子电路的输出端VBG电压；开关时钟电路用于为输入失调电压消除电路提供时钟信号，使得输入失调电压消除电路在第一工作模式和第二工作模式下交替运行。以便输入失调电压消除电路消除输入失调电压，以及将带隙基准源子电路的输出端VBG电压保持在正常工作状态。

A reference voltage source and its method for automatically eliminating input maladjustment voltage

【技术实现步骤摘要】
一种自动消除输入失调电压的基准电压源及其方法
本专利技术涉及电学领域，尤其是涉及一种消除输入失调电压的基准电压源。
技术介绍
基准电压源是模拟和混合信号集成电路的一个重要组成部分，其广泛应用在电源管理芯片、电压稳压器等电路的设计当中。基准电压源作为为整个电路提供基准电压或基准电流，其性能直接影响整个电路的性能。随着集成电路的发展，设计的复杂度也变得越来越高，对于基准电压源的抗干扰能力也随之提出了更高的要求。例如图1示出了现有互补金属氧化物半导体(ComplementaryMetalOxideSemiconductor，COMS)带隙基准电压源电路示意图。如图1可见，该电路包括有两个双极型晶体管Q1和Q2、电阻R1、电阻R2、电阻R3和运算放大器(OperationalAmplifier，OP)。其中，R1和R2阻值相同，双极型晶体管Q1发射极面积是双极型晶体管Q2发射极面积的N倍。可以看出，由于运算放大器op的输入端存在不匹配效应，例如输入管的阈值失配、宽长比失配等。将会对运算放大器op的直流特性产生比较大的影响。其主要表现为运算放大器本文档来自技高网...

【技术保护点】
1.一种自动消除输入失调电压的基准电压源，其特征在于，包括：输入失调电压消除电路、带隙基准源子电路和开关时钟电路；/n所述输入失调电压消除电路包括：运算放大器、第一开关组、第二开关组、第一电容C1和第二电容C2；其中，所述运算放大器包括：主运算放大器和辅助运算放大器，所述主运算放大器的输出与所述辅助运算放大器的输出进行叠加作为所述运算放大器的输出；/n所述主运算放大器的第一输入端耦接至所述第二开关组的第一端，所述主运算放大器的第二输入端耦接至所述第二开关组的第三端，所述第二开关组的第二端耦接至所述带隙基准源子电路的第一钳位点，所述主运算放大器的第二输入端还耦接至所述带隙基准源子电路的第二钳位点...

【技术特征摘要】
1.一种自动消除输入失调电压的基准电压源，其特征在于，包括：输入失调电压消除电路、带隙基准源子电路和开关时钟电路；
所述输入失调电压消除电路包括：运算放大器、第一开关组、第二开关组、第一电容C1和第二电容C2；其中，所述运算放大器包括：主运算放大器和辅助运算放大器，所述主运算放大器的输出与所述辅助运算放大器的输出进行叠加作为所述运算放大器的输出；
所述主运算放大器的第一输入端耦接至所述第二开关组的第一端，所述主运算放大器的第二输入端耦接至所述第二开关组的第三端，所述第二开关组的第二端耦接至所述带隙基准源子电路的第一钳位点，所述主运算放大器的第二输入端还耦接至所述带隙基准源子电路的第二钳位点，所述辅助运算放大器的第一输入端耦接至所述第二电容C2的一端，所述第二电容C2的另一端接地，所述辅助运算放大器的第一输入端还耦接至所述带隙基准源子电路中驱动管的控制端，所述辅助运算放大器的第一输入端还耦接至所述第一开关组的第二端，所述辅助运算放大器的第二输入端耦接至所述第一电容C1的一端，所述第一电容C1的另一端接地，所述辅助运算放大器的第二输入端还耦接至所述第一开关组的第三端，所述运算放大器的输出端耦接至所述第一开关组的第一端；
所述开关时钟电路用于，为所述输入失调电压消除电路提供时钟信号，以控制所述第一开关组和所述第二开关组耦接的方式，使得所述输入失调电压消除电路在第一工作模式和第二工作模式下交替运行；
其中，当所述输入失调电压消除电路运行在所述第一工作模式时，所述第一开关组的第一端与所述第一开关组的第二端耦接，所述第二开关组的第一端与所述第二开关组的第二端耦接；
当所述输入失调电压消除电路运行在所述第二工作模式时，所述第一开关组的第一端与所述第一开关组的第三端耦接，所述第二开关组的第一端与所述第二开关组的第三端耦接。


2.根据权利要求1所述的基准电压源，其特征在于，所述带隙基准源子电路包括：驱动管、第一电阻R1、第二电阻R2、第三电阻R3、第一双极型晶体管Q1、第二双极型晶体管Q2和输出端口VBG；
当所述第一双极型晶体管Q1和第二双极型晶体管Q2为PNP型双极型晶体管时，所述驱动管的控制端耦接至所述输入失调电压消除电路中第一开关组的第二端，所述驱动管的第一端耦接至电源VDD，所述驱动管的第二端耦接至所述输出端口VBG，所述输出端口VBG还耦接至所述第一电阻R1的一端，所述第一电阻R1的另一端耦接至所述第三电阻R3的一端，其中，所述第二钳位点位于所述第一电阻R1与所述第三电阻R3之间，所述第三电阻R3的另一端耦接至所述第一双极型晶体管Q1的发射极，所述第一双极型晶体管Q1的基极与所述第一双极型晶体管Q1的集电极均接地，所述输出端口VBG还耦接至所述第二电阻R2的一端，所述第二电阻R2的另一端耦接至所述第二双极型晶体管Q2的发射极，其中，所述第一钳位点位于所述第二电阻R2与第二双极型晶体管Q2的发射极之间，所述第二双极型晶体管Q2的基极与所述第一双极型晶体管Q2的集电极均接地；或
当所述第一双极型晶体管Q1和第二双极型晶体管Q2为NPN型双极型晶体管时，所述驱动管的控制端耦接至所述输入失调电压消除电路中第一开关组的第二端，所述驱动管的第一端耦接至电源VDD，所述驱动管的第二端耦接至所述输出端口VBG，所述输出端口VBG还耦接至所述第一电阻R1的一端，所述第一电阻R1的另一端耦接至所述第三电阻R3的一端，其中，所述第二钳位点位于所述第一电阻R1与所述第三电阻R3之间，所述第三电阻R3的另一端耦接至所述第一双极型晶体管Q1的基极和集电极，所述第一双极型晶体管Q1的发射极接地，所述输出端口VBG还耦接至所述第二电阻R2的一端，所述第二电阻R2的另一端耦接至所述第二双极型晶体管Q2的基极和集电极，其中，所述第一钳位点位于所述第二电阻R2与第二双极型晶体管Q2的基极和集电极之间，所述第二双极型晶体管Q2...

【专利技术属性】
技术研发人员：赵冬，王钊，
申请(专利权)人：南京中感微电子有限公司，
类型：发明
国别省市：江苏;32