具有嵌入迹线的基板制造技术

本公开涉及具有嵌入迹线的基板。本文中提供一种具有一或多个嵌入迹线的基板和一种用于制造一或多个嵌入迹线的方法的实施例。所述方法包括：在基板的第一主表面上形成凸块，所述凸块具有从所述第一主表面到所述凸块的顶部表面测量的高度；形成迹线，所述迹线包括与所述第一主表面直接接触的下部迹线部分、与所述凸块的至少一个侧壁直接接触的侧壁迹线部分和与所述凸块的所述顶部表面直接接触的上部迹线部分；在所述迹线上方沉积毯状介电层；和蚀刻掉所述毯状介电层的顶部部分以暴露所述上部迹线部分的顶部表面。

Substrate with embedded trace

【技术实现步骤摘要】
具有嵌入迹线的基板
本公开大体上涉及微电子封装，且更具体地说，涉及具有嵌入迹线的基板。
技术介绍
电子组件(如半导体裸片)通常附接到基板，所述基板通常是由非导电材料制成的板，所述板包括导电结构以在电子组件与外部导电结构当中形成电连接。基板可以是柔性或硬质的，且为附接的电子组件提供充分的机械支撑。
技术实现思路
根据本专利技术的第一方面，提供一种用于制造一或多个嵌入迹线的方法，所述方法包括：在基板的第一主表面上形成凸块，所述凸块具有从所述第一主表面到所述凸块的顶部表面测量的高度；形成迹线，所述迹线包括：与所述第一主表面直接接触的下部迹线部分，与所述凸块的至少一个侧壁直接接触的侧壁迹线部分，和与所述凸块的所述顶部表面直接接触的上部迹线部分；在所述迹线上方沉积毯状介电层；和蚀刻掉所述毯状介电层的顶部部分以暴露所述上部迹线部分的顶部表面。在一个或多个实施例中，所述上部迹线部分的所述顶部表面与所述毯状介电层的其余部分的顶部表面共面。在一个或多个实施例中，所述上部迹本文档来自技高网...

【技术保护点】
1.一种用于制造一或多个嵌入迹线的方法，其特征在于，所述方法包括：/n在基板的第一主表面上形成凸块，所述凸块具有从所述第一主表面到所述凸块的顶部表面测量的高度；/n形成迹线，所述迹线包括：/n与所述第一主表面直接接触的下部迹线部分，/n与所述凸块的至少一个侧壁直接接触的侧壁迹线部分，和/n与所述凸块的所述顶部表面直接接触的上部迹线部分；/n在所述迹线上方沉积毯状介电层；和/n蚀刻掉所述毯状介电层的顶部部分以暴露所述上部迹线部分的顶部表面。/n

【技术特征摘要】
20180802 US 16/052,8361.一种用于制造一或多个嵌入迹线的方法，其特征在于，所述方法包括：
在基板的第一主表面上形成凸块，所述凸块具有从所述第一主表面到所述凸块的顶部表面测量的高度；
形成迹线，所述迹线包括：
与所述第一主表面直接接触的下部迹线部分，
与所述凸块的至少一个侧壁直接接触的侧壁迹线部分，和
与所述凸块的所述顶部表面直接接触的上部迹线部分；
在所述迹线上方沉积毯状介电层；和
蚀刻掉所述毯状介电层的顶部部分以暴露所述上部迹线部分的顶部表面。


2.根据权利要求1所述的方法，其特征在于，所述上部迹线部分的所述顶部表面与所述毯状介电层的其余部分的顶部表面共面。


3.根据权利要求1所述的方法，其特征在于，所述上部迹线部分的所述顶部表面延伸超过所述毯状介电层的其余部分的顶部表面。


4.根据权利要求1所述的方法，其特征在于，所述基板的所述第一主表面包括介电材料。


5.根据权利要求1所述的方法，其特征在于，所述基板包括由介电材料覆盖的金属包覆介电核心板。


6.根据权利要求1所述的方法，其特征在于，所述凸块包括介电凸块。


7...

【专利技术属性】
技术研发人员：T·尤林，奇·森格·富恩格，
申请(专利权)人：恩智浦美国有限公司，
类型：发明
国别省市：美国;US